德州儀器65納米芯片工藝通過(guò)驗證

即將于 2006 年初投入量產(chǎn)

日前，德州儀器 (TI) 宣布其先進(jìn)的 65 納米工藝技術(shù)已經(jīng)達標，即將投入量產(chǎn)，而此時(shí)距相關(guān)無(wú)線(xiàn)器件樣片的首次推出不過(guò) 8 個(gè)月的時(shí)間。TI 65 納米工藝技術(shù)可在更緊湊的空間內為各種高級應用提供更高的處理性能，同時(shí)不會(huì )導致功耗增加。TI率先在業(yè)界實(shí)現 65 納米工藝技術(shù)的量產(chǎn)，面向包括無(wú)線(xiàn)通信領(lǐng)域等在內的各種目標市場(chǎng)大量推出產(chǎn)品。

TI 首席技術(shù)官 Hans Stork 博士指出：“TI 的發(fā)展方針是，推動(dòng)自身所具有的工藝技術(shù)的開(kāi)發(fā)，先在 TI 一座制造廠(chǎng)投產(chǎn)，然后再推廣到多個(gè)制造廠(chǎng)和代工廠(chǎng)，以快速為客戶(hù)實(shí)現大批量制造。在該產(chǎn)業(yè)中，如果我們能先行推出樣片當然很好，但真正的競爭優(yōu)勢是要看誰(shuí)能率先推出數百萬(wàn)片的高質(zhì)量產(chǎn)品，這樣的供應商才能立于不敗之地?！?

TI 首先于 2004 年透露了其先進(jìn) 65 納米 CMOS 工藝技術(shù)的細節，并于 2005 年 3 月宣布推出無(wú)線(xiàn)數字基帶處理器的樣片。與 TI 90 納米工藝相比，該工藝技術(shù)使晶體管的密度增加了一倍，功能相當的設計占用面積縮小了一半，而晶體管性能卻實(shí)現了高達 40% 的顯著(zhù)提升。此外，TI 技術(shù)大幅降低了空閑狀態(tài)下晶體管的漏電流功耗，同時(shí)還集成了可使片上系統 (SoC) 配置同時(shí)支持模擬及數字功能的上億個(gè)晶體管。

Nokia 無(wú)線(xiàn)平臺部副總裁 Tommi Uhari 說(shuō)：“開(kāi)展密切的技術(shù)協(xié)作是我們與 TI 合作關(guān)系的基礎。在初期就采用像 TI 65 nm 工藝技術(shù)這樣的解決方案有助于 Nokia 更快速地向市場(chǎng)推出業(yè)界最領(lǐng)先的產(chǎn)品，并加強我們充分滿(mǎn)足客戶(hù)需求的能力?！?

通過(guò) SmartReflex™ 技術(shù)實(shí)現電源管理
目前，高級多媒體與高端數字消費類(lèi)電子的處理要求不斷提高，促使低功耗半導體技術(shù)開(kāi)發(fā)進(jìn)一步成為焦點(diǎn)。為了解決相關(guān)挑戰，TI 在其 65 納米平臺上采用了 SmartReflex™ 電源及性能管理技術(shù)，將智能化的自適應硅芯片、電路設計以及有關(guān)軟件結合在一起，以便以更小的工藝節點(diǎn)解決電源與性能管理方面的難題。

SmartReflex 技術(shù)可在不犧牲整體系統性能的情況下通過(guò)密切監視電路速度、進(jìn)行動(dòng)態(tài)穩壓來(lái)準確地滿(mǎn)足性能要求。因此，就所有工作頻率而言，我們都能恰到好處地采用最低的功率，這就延長(cháng)了電池的使用壽命，并降低了設備產(chǎn)生的熱量。

其他的 65 納米技術(shù)還可降低空閑晶體管的功耗，如移動(dòng)電話(huà)待機時(shí)的功耗等。這些技術(shù)創(chuàng )新包括：SRAM 存儲區的反向偏壓 (back-biasing)，可使電壓降至極低的保留觸發(fā)電路，該電路無(wú)需重寫(xiě)邏輯或存儲器內容。這些 SmartReflex 創(chuàng )新技術(shù)能夠將功耗降低 1,000 倍。

實(shí)現設計靈活性及系統優(yōu)化
TI 不斷推出多種工藝技術(shù)選項，優(yōu)化后可平衡各種最終產(chǎn)品與應用的獨特需要，包括實(shí)現極低的功耗以延長(cháng)各種便攜式設備（如 3G 無(wú)線(xiàn)手持設備、數碼相機及音頻播放器等多媒體功能不斷加強的設備）的電池使用壽命。中端產(chǎn)品支持基于 DSP 的產(chǎn)品以及 TI 用于通信基礎設施產(chǎn)品的高性能 ASIC 庫。TI 65 納米工藝的最高性能版支持服務(wù)器級微處理器。

65 納米工藝包括多達11 層與低k 電介質(zhì)集成的銅互連層，該電介質(zhì)為有機硅酸鹽玻璃 (OSG)，其 k（介電常數）值為 2.8-2.9。其他改進(jìn)包括：晶體管通道在芯片處理過(guò)程中具有致應變 (induced strain)，可提高電子及空穴遷移率；可降低柵極及源極／漏極電阻的鎳硅化物，以及超淺源極／漏極接面結合技術(shù)。