射頻(RF)電路板設計經(jīng)驗總結--之二

射頻(RF)電路板設計經(jīng)驗總結--之二

 射頻(RF)PCB電路板設計由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀(guān)點(diǎn)只有部分正確，RF電路板設計也有許多可以遵循的準則和不應該被忽視的法則。 （以下文字均從網(wǎng)絡(luò )轉載，歡迎大家補充，指正。）

1.3 在手機PCB板設計時(shí)，應對以下幾個(gè)方面給予極大的重視  

1.3.1電源、地線(xiàn)的處理

既使在整個(gè)PCB板中的布線(xiàn)完成得都很好，但由于電源、地線(xiàn)的考慮不周到而引起的干擾，會(huì )使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對電、地線(xiàn)的布線(xiàn)要認真對待，把電、地線(xiàn)所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對每個(gè)從事電子產(chǎn)品設計的工程人員來(lái)說(shuō)都明白地線(xiàn)與電源線(xiàn)之間噪音所產(chǎn)生的原因，現只對降低式抑制噪音作以表述：
(1)、眾所周知的是在電源、地線(xiàn)之間加上去耦電容。
(2)、盡量加寬電源、地線(xiàn)寬度，最好是地線(xiàn)比電源線(xiàn)寬，它們的關(guān)系是：地線(xiàn)＞電源線(xiàn)＞信號線(xiàn)，通常信號線(xiàn)寬為：0.2～0.3mm,最經(jīng)細寬度可達0.05～0.07mm,電源線(xiàn)為1.2～2.5mm。對數字電路的PCB可用寬的地導線(xiàn)組成一個(gè)回路,即構成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)
(3)、用大面積銅層作地線(xiàn)用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線(xiàn)用?；蚴亲龀啥鄬影?，電源，地線(xiàn)各占用一層。
 

1.3.2數字電路與模擬電路的共地處理

現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線(xiàn)時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線(xiàn)上的噪音干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線(xiàn)來(lái)說(shuō)，高頻的信號線(xiàn)盡可能遠離敏感的模擬電路器件，對地線(xiàn)來(lái)說(shuō)，整人PCB對外界只有一個(gè)結點(diǎn)，所以必須在PCB內部進(jìn)行處理數、模共地的問(wèn)題，而在板內部數字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點(diǎn)短接，請注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統設計來(lái)決定。
 

1.3.3信號線(xiàn)布在電（地）層上

在多層印制板布線(xiàn)時(shí)，由于在信號線(xiàn)層沒(méi)有布完的線(xiàn)剩下已經(jīng)不多，再多加層數就會(huì )造成浪費也會(huì )給生產(chǎn)增加一定的工作量，成本也相應增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線(xiàn)。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。
 

1.3.4大面積導體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤(pán)與銅面滿(mǎn)接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤(pán)，稱(chēng)之為熱隔離（heatshield）俗稱(chēng)熱焊盤(pán)（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。
 
1.3.5布線(xiàn)中網(wǎng)絡(luò )系統的作用
在許多CAD系統中，布線(xiàn)是依據網(wǎng)絡(luò )系統決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數據量過(guò)大，這必然對設備的存貯空間有更高的要求，同時(shí)也對象計算機類(lèi)電子產(chǎn)品的運算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤(pán)占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏，通路太少對布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統來(lái)支持布線(xiàn)的進(jìn)行。標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統的基礎一般就定為0.1英寸(2.54mm)或小于0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。
 
1.4進(jìn)行高頻PCB設計的技巧和方法如下：
 
1.4.1傳輸線(xiàn)拐角要采用45°角，以降低回損
 
1.4.2要采用絕緣常數值按層次嚴格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線(xiàn)之間的電磁場(chǎng)進(jìn)行有效管理。
 
1.4.3要完善有關(guān)高精度蝕刻的PCB設計規范。要考慮規定線(xiàn)寬總誤差為+/-0.0007英寸、對布線(xiàn)形狀的下切(undercut)和橫斷面進(jìn)行管理并指定布線(xiàn)側壁電鍍條件。對布線(xiàn)(導線(xiàn))幾何形狀和涂層表面進(jìn)行總體管理，對解決與微波頻率相關(guān)的趨膚效應問(wèn)題及實(shí)現這些規范相當重要。
 
1.4.4突出引線(xiàn)存在抽頭電感，要避免使用有引線(xiàn)的組件。高頻環(huán)境下，最好使用表面安裝組件。
 
1.4.5對信號過(guò)孔而言，要避免在敏感板上使用過(guò)孔加工(pth)工藝，因為該工藝會(huì )導致過(guò)孔處產(chǎn)生引線(xiàn)電感。
 
1.4.6要提供豐富的接地層。要采用模壓孔將這些接地層連接起來(lái)防止3維電磁場(chǎng)對電路板的影響。
 
1.4.7要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進(jìn)行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應。此外，這種高可焊涂層所需引線(xiàn)較少，有助于減少環(huán)境污染。
 
1.4.8阻焊層可防止焊錫膏的流動(dòng)。但是，由于厚度不確定性和絕緣性能的未知性，整個(gè)板表面都覆蓋阻焊材料將會(huì )導致微帶設計中的電磁能量的較大變化。一般采用焊壩(solderdam)來(lái)作阻焊層。的電磁場(chǎng)。這種情況下，我們管理著(zhù)微帶到同軸電纜之間的轉換。在同軸電纜中，地線(xiàn)層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線(xiàn)之下。這就引入了某些邊緣效應，需在設計時(shí)了解、預測并加以考慮。當然，這種不匹配也會(huì )導致回損，必須最大程度減小這種不匹配以避免產(chǎn)生噪音和信號干擾。
 
1.5電磁兼容性設計  
 

電磁兼容性是指電子設備在各種電磁環(huán)境中仍能夠協(xié)調、有效地進(jìn)行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來(lái)的干擾，使電子設備在特定的電磁環(huán)境中能夠正常工作，同時(shí)又能減少電子設備本身對其它電子設備的電磁干擾。

1.5.1選擇合理的導線(xiàn)寬度
由于瞬變電流在印制線(xiàn)條上所產(chǎn)生的沖擊干擾主要是由印制導線(xiàn)的電感成分造成的，因此應盡量減小印制導線(xiàn)的電感量。印制導線(xiàn)的電感量與其長(cháng)度成正比，與其寬度成反比，因而短而精的導線(xiàn)對抑制干擾是有利的。時(shí)鐘引線(xiàn)、行驅動(dòng)器或總線(xiàn)驅動(dòng)器的信號線(xiàn)常常載有大的瞬變電流，印制導線(xiàn)要盡可能地短。對于分立元件電路，印制導線(xiàn)寬度在1.5mm左右時(shí)，即可完全滿(mǎn)足要求；對于集成電路，印制導線(xiàn)寬度可在0.2～1.0mm之間選擇。
 
1.5.2采用正確的布線(xiàn)策略
采用平等走線(xiàn)可以減少導線(xiàn)電感，但導線(xiàn)之間的互感和分布電容增加，如果布局允許，最好采用井字形網(wǎng)狀布線(xiàn)結構，具體做法是印制板的一面橫向布線(xiàn)，另一面縱向布線(xiàn)，然后在交叉孔處用金屬化孔相連。
 
1.5.3為了抑制印制板導線(xiàn)之間的串擾，在設計布線(xiàn)時(shí)應盡量避免長(cháng)距離的平等走線(xiàn)，盡可能拉開(kāi)線(xiàn)與線(xiàn)之間的距離，信號線(xiàn)與地線(xiàn)及電源線(xiàn)盡可能不交叉。在一些對干擾十分敏感的信號線(xiàn)之間設置一根接地的印制線(xiàn)，可以有效地抑制串擾。
 
1.5.4為了避免高頻信號通過(guò)印制導線(xiàn)時(shí)產(chǎn)生的電磁輻射，在印制電路板布線(xiàn)時(shí)，還應注意以下幾點(diǎn)：
（1）盡量減少印制導線(xiàn)的不連續性，例如導線(xiàn)寬度不要突變，導線(xiàn)的拐角應大于90度禁止環(huán)狀走線(xiàn)等。
（2）時(shí)鐘信號引線(xiàn)最容易產(chǎn)生電磁輻射干擾，走線(xiàn)時(shí)應與地線(xiàn)回路相靠近，驅動(dòng)器應緊挨著(zhù)連接器。
（3）總線(xiàn)驅動(dòng)器應緊挨其欲驅動(dòng)的總線(xiàn)。對于那些離開(kāi)印制電路板的引線(xiàn)，驅動(dòng)器應緊緊挨著(zhù)連接器。
（4）數據總線(xiàn)的布線(xiàn)應每?jì)筛盘柧€(xiàn)之間夾一根信號地線(xiàn)。最好是緊緊挨著(zhù)最不重要的地址引線(xiàn)放置地回路，因為后者常載有高頻電流。
（5）在印制板布置高速、中速和低速邏輯電路時(shí)，應按照圖1的方式排列器件。
 
1.5.5抑制反射干擾
為了抑制出現在印制線(xiàn)條終端的反射干擾，除了特殊需要之外，應盡可能縮短印制線(xiàn)的長(cháng)度和采用慢速電路。必要時(shí)可加終端匹配，即在傳輸線(xiàn)的末端對地和電源端各加接一個(gè)相同阻值的匹配電阻。根據經(jīng)驗，對一般速度較快的TTL電路，其印制線(xiàn)條長(cháng)于10cm以上時(shí)就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動(dòng)電流及吸收電流的最大值來(lái)決定。
 
1.5.6電路板設計過(guò)程中采用差分信號線(xiàn)布線(xiàn)策略
布線(xiàn)非?？拷牟罘中盘枌ο嗷ブg也會(huì )互相緊密耦合，這種互相之間的耦合會(huì )減小EMI****，通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規則通常也都適用于差分信號的布線(xiàn)，特別是設計傳輸線(xiàn)的信號線(xiàn)時(shí)更是如此。這就意味著(zhù)我們必須非常謹慎地設計信號線(xiàn)的布線(xiàn)，以確保信號線(xiàn)的特征阻抗沿信號線(xiàn)各處連續并且保持一個(gè)常數。在差分線(xiàn)對的布局布線(xiàn)過(guò)程中，我們希望差分線(xiàn)對中的兩個(gè)PCB線(xiàn)完全一致。這就意味著(zhù)，在實(shí)際應用中應該盡最大的努力來(lái)確保差分線(xiàn)對中的PCB線(xiàn)具有完全一樣的阻抗并且布線(xiàn)的長(cháng)度也完全一致。差分PCB線(xiàn)通?？偸浅蓪Σ季€(xiàn)，而且它們之間的距離沿線(xiàn)對的方向在任意位置都保持為一個(gè)常數不變。通常情況下，差分線(xiàn)對的布局布線(xiàn)總是盡可能地靠近。