芯片那么小，封裝基板走線(xiàn)損耗能大到哪去？

一博高速先生成員：黃剛

相比于一塊PCB的載板，芯片封裝基板的大小放在PCB板里面，可能只占其中的一小部分，然后去對比在封裝基板上的走線(xiàn)和在PCB板上的走線(xiàn)，可能至少是幾倍的長(cháng)度關(guān)系。那么大家會(huì )不會(huì )覺(jué)得，封裝基板上走線(xiàn)那么短，損耗幾乎可以忽略不計呢？尤其是去問(wèn)只接觸過(guò)PCB板設計的工程師小伙伴們，大部分人的回答都是，封裝的損耗應該是很小的吧。

本文就通過(guò)一個(gè)具體的仿真案例來(lái)回答這個(gè)問(wèn)題哈。高速先生團隊最近在仿真一個(gè)PCIE4.0板卡的項目，包括主控芯片的封裝基板和PCB載板的協(xié)同仿真。其中PCB載板上的PCIE走線(xiàn)是從主控芯片到金手指位置，長(cháng)度從2-3inch不等。

作為需要進(jìn)行仿真的對象，我們肯定是需要知道該PCIE4.0鏈路的損耗標準。于是高速先生立馬查閱了相關(guān)的PCIE協(xié)議標準，發(fā)現它對金手指鏈路的損耗定義如下，協(xié)議上說(shuō)得很清楚，就是從主控芯片的die出發(fā)一直到載板上的PCIE金手指位置的損耗不超過(guò)8db@8GHz，也就是說(shuō)這個(gè)8db是包括了封裝基板上的走線(xiàn)鏈路和載板到金手指端的走線(xiàn)鏈路的和。

這個(gè)協(xié)議說(shuō)的貌似很清楚，但是其實(shí)又不那么清楚，因為它并沒(méi)有很明確的區別分封裝基板上的走線(xiàn)和載板上走線(xiàn)的損耗分配，還好我們這個(gè)項目是封裝基板和載板文件我們都能拿到，因此能做一個(gè)聯(lián)合的仿真。

于是我們分別先看看封裝基板的走線(xiàn)和載板的情況長(cháng)度情況，我們打開(kāi)封裝基板后，選取一根最長(cháng)的lane，然后去量下它的走線(xiàn)長(cháng)度，不量不知道。一量嚇一跳，那么短，才600mil多點(diǎn)。是的，這個(gè)長(cháng)度對于習慣了做板級PCB的工程師看來(lái)，的確是非常非常的短。

因此對比封裝基板上的長(cháng)度，載板上的走線(xiàn)長(cháng)度差不多是基板長(cháng)度的5倍，接近3000mil。

通過(guò)基板和板級走線(xiàn)長(cháng)度的對比。是不是就認為基板的走線(xiàn)損耗就是板級走線(xiàn)損耗的僅僅5分之一呢？

當然，其他所有條件相同的情況下，肯定就是啦。那么問(wèn)題來(lái)了，哪怕基板和載板的板材用的是一樣的情況下，他們的損耗就一定會(huì )是這個(gè)比例關(guān)系嗎？當然不會(huì )，因為除了板材相同這個(gè)因素之外，還需要線(xiàn)寬和銅厚都相同才有可能。然而有做過(guò)封裝基板的小伙伴們都知道，線(xiàn)寬怎么可能會(huì )相同呢？要是相同的話(huà)，封裝基板那么可能比載板做得要更小，而且更薄呢？

那么封裝基板上的走線(xiàn)到底能多細？我覺(jué)得只做過(guò)PCB工程師的朋友們估計想象不到，居然只有。。。20um?。?！也就是不到0.8mil！

通過(guò)基板連接到載板上面的走線(xiàn)是多少呢？那就是我們常見(jiàn)熟知的線(xiàn)寬了，超過(guò)4mil。

那問(wèn)題來(lái)了，線(xiàn)寬的差距到底能帶來(lái)多大的損耗差距呢？我們分別在sigrity軟件把封裝基板和板級的疊層和線(xiàn)寬，銅厚，粗糙度參數一一設置，其中為了對比線(xiàn)寬帶來(lái)的影響，我們把粗糙度，銅厚，板材都統一下，板材我們統一選擇普通的FR4材料，其中基板上的疊層如下所示：

然后按照封裝基板長(cháng)度為624mil和載板長(cháng)度為2774mil的長(cháng)度進(jìn)行損耗計算，結果會(huì )嚇你一跳！600多mil的基板走線(xiàn)損耗竟然超過(guò)了接近3000mil的載板走線(xiàn)損耗的一半。

這樣看可能大家覺(jué)得還是載板的大啊，不是很直觀(guān)，那我把載板同樣去走和封裝基板一樣長(cháng)的600多mil長(cháng)度，然后兩者損耗再對比下，你們就知道差距了！同樣長(cháng)度下，基板的走線(xiàn)損耗是載板的2.4倍！ 

而且上面的仿真對比驗證已經(jīng)是基于銅厚都設置相同的情況下了，一般來(lái)說(shuō)，基板的銅厚也會(huì )比載板的0.5Oz要小，這樣的話(huà)，這個(gè)差距還會(huì )進(jìn)一步拉大哦！

通過(guò)上面這個(gè)簡(jiǎn)單的仿真，相信大家大概會(huì )知道封裝基板和載板的損耗差異了吧，以后遇到封裝和載板的協(xié)議損耗分配的時(shí)候，千萬(wàn)不要認為只是看芯片大小或者封裝走線(xiàn)長(cháng)度來(lái)定哦，。封裝基板的損耗受到面積和厚度的限制，線(xiàn)寬必然很小，就單單是線(xiàn)寬這一點(diǎn)的差距可能達到2到3倍的損耗差異哦！所以小伙伴們，如果還是認為封裝基板的損耗占比很小的話(huà)，這個(gè)觀(guān)念一定要改過(guò)來(lái)哈！