讓芯片內部一覽無(wú)余
發(fā)布人：傳感器技術(shù)
時(shí)間：2022-08-15
來(lái)源：工程師
發(fā)布文章
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
任何商業(yè)秘密或硬件木馬都躲不過(guò)疊層X(jué)射線(xiàn)分層成像術(shù)。
烤蛋糕的時(shí)候，我們很難知道烤箱里何時(shí)才能達到我們想要的狀態(tài)。對于微電子芯片來(lái)說(shuō)亦如此，其中的風(fēng)險甚至更高：工程師們如何確認芯片內部完全符合設計師的意圖？半導體設計公司如何判斷其知識產(chǎn)權是否被盜？更令人擔憂(yōu)的是，誰(shuí)能確定其中沒(méi)有秘密嵌入自毀開(kāi)關(guān)或其他硬件木馬？目前，探查是通過(guò)磨掉芯片的每一層并用電子顯微鏡檢查來(lái)完成的。這個(gè)過(guò)程很慢，當然也是破壞性的，因此這種方法很難讓人滿(mǎn)意。本文作者利瓦伊（Levi）研究半導體，埃普利（Aeppli）研究X射線(xiàn)。所以，在仔細思考了這個(gè)問(wèn)題之后，我們考慮使用X射線(xiàn)對芯片進(jìn)行無(wú)損成像。雖然我們需要的分辨率超越了醫用X射線(xiàn)掃描儀，但我們很清楚，這種分辨率是可能實(shí)現的。因此，我們的“芯片掃描”項目誕生了。幾年后，我們甚至可以在不進(jìn)行破壞的情況下，繪制最先進(jìn)、最復雜的處理器的完整互連結構。目前，這個(gè)過(guò)程需要的時(shí)間超過(guò)1天，但未來(lái)幾年通過(guò)改進(jìn)，應該能夠在數小時(shí)內繪制出整塊芯片。這項技術(shù)名為“疊層X(jué)射線(xiàn)分層成像術(shù)”（PyXL），需要使用世界上最強大的X射線(xiàn)光源。不過(guò)，大多數這些設施恰好位于許多先進(jìn)芯片設計所在地附近，因此很方便。所以，隨著(zhù)這項技術(shù)的普及，任何缺陷、故障或復雜的詭計都無(wú)法躲藏。
決定采用這種方法后，我們的首要任務(wù)是確定最先進(jìn)的X射線(xiàn)技術(shù)可以做什么。這項工作是在瑞士保羅謝勒研究所（PSI）完成的，埃普利在那里工作。瑞士保羅謝勒研究所是瑞士光源（SLS）同步加速器所在地，是迄今為止建造的15個(gè)最亮的相干X射線(xiàn)源之一。
相干X射線(xiàn)與醫療或牙科診所使用的X射線(xiàn)不同，其區別就好比是激光指示器發(fā)出的高準直光束與白熾燈泡向各個(gè)方向發(fā)出的光。瑞士光源和類(lèi)似設施首先會(huì )將電子加速到接近光速，從而產(chǎn)生高度相干的X射線(xiàn)光子束。然后，磁場(chǎng)會(huì )使這些電子發(fā)生偏轉，從而產(chǎn)生所需的X射線(xiàn)。為了解能用瑞士光源做什么，我們的跨學(xué)科團隊從當地一家商店以50美元左右的價(jià)格購買(mǎi)了一臺英特爾奔騰G3260處理器，并拆除了封裝，露出硅芯片。該CPU采用22納米互補金屬氧化物半導體（CMOS）鰭式場(chǎng)效應晶體管（FinFET）技術(shù)制造。
與所有此類(lèi)芯片一樣，G3260的晶體管由硅制成，但正是金屬互連的排列將它們連接起來(lái)形成電路?，F代處理器中的互連層超過(guò)15層，從上方俯瞰，就像一個(gè)城市街道網(wǎng)格地圖。更靠近硅的低層具有令人難以置信的精細構造，在當今最先進(jìn)的芯片中，它們之間僅相隔幾納米?；ミB層越往上構造越稀疏，間距越大，直到到達頂層，電性接觸墊將芯片與其封裝相連。我們從G3260上切下了一個(gè)10微米寬的圓柱體，開(kāi)始進(jìn)行檢查。之所以采取這一破壞性的步驟，是因為它大大簡(jiǎn)化了問(wèn)題。10微米還不到瑞士光源光子穿透深度的一半，所以有了這么小的東西，我們就能探測到足夠多穿過(guò)基柱的光子，從而確定內部情況。我們將樣品放在了一個(gè)機械載物臺上，讓它繞其圓柱軸旋轉，然后從側面****一束相干X射線(xiàn)。樣品旋轉時(shí)，我們用重疊的2微米寬點(diǎn)狀圖樣來(lái)照亮它。在每個(gè)照明點(diǎn)，相干X射線(xiàn)在穿過(guò)芯片彎彎曲曲的互連銅塔時(shí)會(huì )發(fā)生衍射，將圖樣投射到探測器上，圖樣會(huì )被存儲下來(lái)以供后續處理。記錄下來(lái)的投影包含了有關(guān)X射線(xiàn)穿過(guò)的材料的信息，足以確定其三維結構。這種方法被稱(chēng)為“疊層X(jué)射線(xiàn)計算機斷層成像術(shù)”（PXCT）。疊層成像術(shù)是一種通過(guò)光線(xiàn)的干涉圖樣產(chǎn)生物體圖像的計算過(guò)程。
PXCT的基本原理相對簡(jiǎn)單，類(lèi)似于光線(xiàn)通過(guò)縫隙產(chǎn)生的衍射。你可能還記得，在物理入門(mén)課上，如果將一束相干光束穿過(guò)狹縫照射到遠處的一個(gè)平面上，會(huì )產(chǎn)生夫瑯禾費衍射圖樣。這是一種明暗帶圖樣，或者說(shuō)條紋圖樣，其間距與光的波長(cháng)和狹縫寬度的比值成比例。
如果不是通過(guò)狹縫照射光線(xiàn)，而是將其照射在一對緊密間隔的物體上，而且這些物體小得實(shí)際上就像點(diǎn)一樣，那么你將得到一個(gè)不同的圖樣。物體在光束中的位置并不重要。只要它們彼此保持相同的距離，你就可以移動(dòng)它們，并且會(huì )得到相同的圖樣。雖然這兩種現象本身都不能讓你重建微芯片中錯綜復雜的互連，但如果把它們結合起來(lái)，你就會(huì )明白其中的原理。將這對物體放入狹縫中，產(chǎn)生的干涉圖樣是由狹縫和物體的組合形成的衍射所產(chǎn)生的，它揭示了狹縫的寬度、物體之間的距離以及物體和狹縫的相對位置等信息。如果稍微移動(dòng)這兩個(gè)點(diǎn)，干涉圖樣將會(huì )發(fā)生位移。正是通過(guò)這種位移，我們可以精確計算出物體在狹縫中的位置。任何真實(shí)樣品都可以被視為一組點(diǎn)狀物體，產(chǎn)生復雜的X射線(xiàn)散射圖樣。這類(lèi)圖樣可以用來(lái)推斷這些點(diǎn)狀物體在二維空間中的排列情況。利用這一原理，我們可以通過(guò)在光束中旋轉樣品，在三維空間繪制物體圖像，這一過(guò)程稱(chēng)為“斷層重建”。要以所需的分辨率繪制結構圖，需要確保收集足夠多的數據。分辨率由X射線(xiàn)波長(cháng)、探測器大小和其他一些參數決定。我們最初使用瑞士光源進(jìn)行測量時(shí)，采用的是0.21納米波長(cháng)的X射線(xiàn)，探測器必須放置在距離樣品約7米的地方才能達到13納米的目標分辨率。
2017年3月，我們發(fā)布了一些非常漂亮的、關(guān)于英特爾奔騰G3260處理器中銅線(xiàn)互連的3D圖像，展示了PXCT在集成電路無(wú)損成像中的應用。這些圖像揭示了這種CMOS集成電路中電互連的三維特征和復雜性。同時(shí)，圖像也捕捉到了一些有趣的細節，比如各層之間金屬連接的缺陷，以及銅與其周?chē)趸桦娊橘|(zhì)之間的粗糙度。僅從這一原理論證演示就可以看出，該技術(shù)在故障分析、設計驗證和質(zhì)量控制方面具有潛力。因此，我們從采用其他公司技術(shù)制造的芯片上切下了大小相似的圓柱體，使用PXCT進(jìn)行了探測。由此產(chǎn)生的3D重建細節就像指紋一樣，這些細節是集成電路所獨有的，也揭示了芯片的制造過(guò)程。早期取得的成功鼓舞了我們。不過(guò)，我們知道我們可以做得更好，我們可以構建一種新型X射線(xiàn)顯微鏡，并提出更有效的方法，利用芯片設計和制造信息來(lái)改進(jìn)圖像重建。我們將這項新技術(shù)稱(chēng)為 “疊層X(jué)射線(xiàn)分層成像術(shù)”（PyXL）。
首先要解決的問(wèn)題是，當X射線(xiàn)穿透深度只有30微米左右時(shí)，如何掃描整個(gè)10毫米寬的芯片。為了解決這個(gè)問(wèn)題，我們首先將芯片相對于光束傾斜了一個(gè)角度。接下來(lái)，我們將樣品繞垂直于芯片平面的軸旋轉。與此同時(shí)，我們還以柵格方式橫向移動(dòng)樣品。這樣，便能用光束掃描芯片的所有區域。在這個(gè)過(guò)程中，穿過(guò)芯片的X射線(xiàn)時(shí)刻都會(huì )被集成電路內部的材料散射，形成衍射圖樣。與PXCT一樣，來(lái)自重疊照明點(diǎn)的衍射圖樣包含有關(guān)X射線(xiàn)通過(guò)的冗余信息。然后，成像算法會(huì )推斷出與所有測量到的衍射圖樣最一致的結構。利用這些信息，我們就可以重建整個(gè)芯片的3D內部結構。
當然，要開(kāi)發(fā)一種新型顯微鏡，需要考慮的問(wèn)題有很多。它必須有穩定的機械設計，包括精確的移動(dòng)載物臺和位置測量。還須詳細記錄光束如何照亮芯片上的每個(gè)點(diǎn)，以及隨后產(chǎn)生的衍射圖樣。要找到切實(shí)可行的方案來(lái)解決這些問(wèn)題和其他問(wèn)題，需要一個(gè)由14名工程師和物理學(xué)家組成的團隊共同努力。PyXL的幾何結構也需要我們開(kāi)發(fā)新的算法來(lái)解釋收集到的數據。這是一項艱難的工作，但到2018年年底，我們已經(jīng)成功探測了16納米集成電路，并于2019年10月公布了結果。在這些實(shí)驗中，我們使用PyXL以虛擬方式剝離了每一層互連，從而揭示了它們形成的電路。在早期測試中，我們在最靠近硅的互連層的設計文件中插入了一個(gè)小缺陷。當我們將這個(gè)版本的互連層與使用PyXL重建的芯片進(jìn)行比較時(shí)，缺陷立即顯現出來(lái)了。原則上，關(guān)于集成電路，甚至是以最先進(jìn)的設備制造的集成電路，我們只需幾天的工作就可以使用PyXL來(lái)獲得其完整性的有用信息。如今的尖端處理器內部的互連只相隔幾十納米，而我們的技術(shù)至少在原則上可以產(chǎn)生小于2納米的結構圖像。
不過(guò)，提高分辨率確實(shí)需要更長(cháng)時(shí)間。雖然我們制造的硬件能夠以最高分辨率完整掃描的區域可達1.2厘米×1.2厘米，但這樣做是不切實(shí)際的。放大感興趣的區域可以更好地利用時(shí)間。在我們最初的實(shí)驗中，對一側0.3毫米厚的芯片上的一個(gè)方形區域進(jìn)行低分辨率（500納米）掃描需要30個(gè)小時(shí)。對芯片上一個(gè)更小的區域（僅40微米寬）進(jìn)行高分辨率（19納米）掃描則耗時(shí)60小時(shí)。
成像速率基本上受到我們在瑞士光源上可用的X射線(xiàn)通量的限制。但其他設施有著(zhù)更高的X射線(xiàn)通量，目前人們正在研究提高X射線(xiàn)源“亮度”的方法，也就是將產(chǎn)生的光子數量、光束面積及其傳播速度結合起來(lái)。例如，瑞典隆德的MAX IV實(shí)驗室開(kāi)創(chuàng )了一種將其亮度提高兩個(gè)數量級的方法。通過(guò)新的X射線(xiàn)光學(xué)方法，還可以將其提高一到兩個(gè)數量級。結合這些改進(jìn)，有一天，總通量會(huì )提高1萬(wàn)倍。有了這個(gè)更高的通量，我們實(shí)現2納米分辨率的時(shí)間應該比現在實(shí)現19納米分辨率所需的時(shí)間更短。我們的系統還可以在30個(gè)小時(shí)內，以250納米的分辨率測量一個(gè)1平方厘米的集成電路，其大小與蘋(píng)果M1處理器相當。此外，還有其他提高成像速度和分辨率的方法，比如更穩定地探測光束和改進(jìn)我們的算法，以解釋集成電路的設計規則以及X射線(xiàn)曝光量過(guò)高可能導致的變形。現在我們已經(jīng)可以從集成電路的互連布局中了解很多信息，隨著(zhù)進(jìn)一步的改進(jìn)，我們應該能夠全面了解它，包括它所使用的材料。16納米技術(shù)節點(diǎn)包括銅、鋁、鎢和被稱(chēng)為硅化物的化合物。我們甚至可以對硅晶格中的應變進(jìn)行局部測量，這種應變來(lái)自制造尖端設備的多層制造工藝。
銅互連技術(shù)正在接近其極限，因此識別材料可能尤為重要。在當代CMOS電路中，銅互連容易受到電遷移的影響，電流會(huì )將銅原子踢出對齊的隊列，并在結構中造成空隙。為了應對這種情況，互連被包裹在屏障材料中。但這些護套可能會(huì )太厚，以至于幾乎無(wú)法給銅留下空間，導致互連電阻太大。因此，人們正在探索鈷和釕等替代材料。我們所討論的互連非常精細，因此需要達到10納米以下的分辨率才能將它們區分開(kāi)來(lái)。我們有理由相信目標一定會(huì )實(shí)現。為支持構建新的和升級的X射線(xiàn)源，世界各地的研究人員提出了將PXCT和PyXL應用于硬件和濕件（大腦）的“連接體”，這也是關(guān)鍵論點(diǎn)之一。與此同時(shí)，我們在加利福尼亞和瑞士的實(shí)驗室仍在努力開(kāi)發(fā)更好的硬件和軟件。所以在不久的將來(lái)，如果對自己的新CPU感到懷疑，或者對競爭對手的CPU感到好奇，你可以對它的內部工作方式進(jìn)行一次“飛越”之旅，以確保一切正常。作者：Anthony F.J. Levi、Gabriel Aeppli*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。
