集成電路三大發(fā)展方向

導 讀

雖然，所有以指數規律增長(cháng)的曲線(xiàn)在物理意義上均是不可持續的，摩爾定律正是如此。然而，人們卻一直想方設法地去延續摩爾定律，為什么明知不可為而為之？這其實(shí)代表了人類(lèi)的一種理想主義，這種理想或信念往往讓人類(lèi)超越自身，創(chuàng )造出意想不到的科技和文明?；蛟S正是人們相信了摩爾定律的可持續性，從而帶來(lái)的信念推動(dòng)了集成電路五十多年的高速發(fā)展。摩爾定律剛提出的時(shí)候，我想摩爾本人也不相信在不到芝麻粒大小的一平方毫米，可以集成超過(guò)一億只以上的晶體管。今天，在指甲蓋大小的芯片上，集成的晶體管數量超過(guò)了100億，還可以再多嗎？答案依然是肯定的。然而，隨著(zhù)芯片特征尺寸日益走向極致（3nm~1nm），集成電路中晶體管尺寸的微縮逐漸接近硅原子的物理極限。1nm的寬度中僅能容納2個(gè)硅原子晶格（a=0.5nm）,也就是說(shuō)，在單晶硅中，3個(gè)硅原子并排排列的寬度就達到了1nm。下一步，集成電路技術(shù)會(huì )走向何方呢？在本文中，您或許能找到自己的答案。

01

 更多的晶體管 

現代科技的發(fā)展是以集成電路為基石。集成電路發(fā)展的最直接的目標就是在單位面積內或者單位體積內集成更多的晶體管。因此，集成電路的第一個(gè)發(fā)展方向就是集成更多的晶體管。

單位面積內更多的晶體管     

在單位面積內集成更多的晶體管就需要將晶體管做的更小，幾十年來(lái)，在摩爾定律的推動(dòng)下，晶體管的特征尺寸從毫米級到微米級再到納米級，尺寸縮小了百萬(wàn)倍。今天，在一平方毫米內可集成超過(guò)上億的晶體管，芯片上的晶體管數量已經(jīng)達到百億量級。

在單位面積內集成更多的晶體管

那么，晶體管能小到什么程度呢？大致受兩個(gè)因素的制約，一個(gè)是晶體管內最小的結構寬度，另一個(gè)是晶體管自身所占的面積。
晶體管的最小的結構寬度在22nm之前，通常是柵極寬度，被稱(chēng)為特征尺寸。隨著(zhù)晶體管面積的日益縮小，特征尺寸和廠(chǎng)家的命名逐漸脫節，而柵極寬度也不再是晶體管的最小結構寬度，例如在FinFET中，Fin的寬度通常是小于柵極寬度的，在GAA堆疊納米片晶體管中，納米片的厚度也是要小于柵極寬度的。

因此，各大Foundry不再以柵極寬度作為晶體管的特征尺寸，其工藝節點(diǎn)成為一個(gè)代名詞，并不和某個(gè)特定的寬度相對應，但依然是有其物理意義的。主要體現在晶體管面積的縮小，在同樣的面積內可集成更多的晶體管。

例如，蘋(píng)果A13芯片采用7nm工藝制程，內有85億個(gè)晶體管，其面積為94.48平方毫米，在1平方毫米可集成8997萬(wàn)個(gè)晶體管：0.8997億/mm^2。蘋(píng)果A14芯片采用5nm工藝制程，內有118億個(gè)晶體管，其面積為88平方毫米，在1平方毫米可集成1.34億個(gè)晶體管：1.34億/mm^2

兩者的晶體管平均面積之比為1.49，如果嚴格按照7:5的比值為1.4，其平方為1.96，可以看出，相對于7納米芯片，5納米芯片做到了理論值的76%。這也是intel一直認為別的Foundry廠(chǎng)家的命名有水分的原因。

從平面晶體管到FinFET到GAA，晶體管的尺寸不斷縮小，結構不斷優(yōu)化，就是為了在單位面積內集成更多的晶體管。

單位體積內更多的晶體管     

而在單位體積內集成更多的晶體管，除了可以將晶體管做的更小之外，還因為多了一個(gè)空間維度，因此可以將晶體管堆疊起來(lái)。

在單位體積內集成更多的晶體管

如何進(jìn)行晶體管的堆疊呢？大致兩種方法，第一種就是在晶圓上通過(guò)特殊工藝將晶體管直接做成多層的；另外一種就是和傳統工藝相同的方法在晶圓上制作一層晶體管，然后將多個(gè)晶圓堆疊起來(lái)，晶圓之間通過(guò)TSV連接。關(guān)于第一種方法，目前有很多研究，例如將NMOS堆疊在PMOS上，從而節省一半的面積，使晶體管密度提升一倍。其難點(diǎn)在于上層的晶體管沒(méi)有致密的硅基底作為支撐，很難制作出高質(zhì)量的晶體管，另外，目前的技術(shù)也只能支持兩層堆疊。
 

第二種方法目前應用如火如荼，通常被稱(chēng)之為先進(jìn)封裝技術(shù)（Advanced Packaging）。先進(jìn)封裝也稱(chēng)為HDAP高密度先進(jìn)封裝，目前受關(guān)注度很高，技術(shù)發(fā)展迅速，晶圓間互連的TSV密度越來(lái)越高，并且理論上不受堆疊層數的限制，最先進(jìn)的技術(shù)目前掌握在Foundry手中。

不過(guò)，現在Foundry廠(chǎng)逐漸不把其作為封裝技術(shù)來(lái)看待，而將其視為晶圓制造的一個(gè)重要環(huán)節，例如TSMC，在其產(chǎn)品線(xiàn)種將其定義為3D Fabric。理論上講，XYZ三個(gè)維度并沒(méi)有本質(zhì)不同，因此，增加一個(gè)維度，其集成的晶體管數量可能會(huì )成千上萬(wàn)倍地增加，這也被很多人認為摩爾定律可持續的重要原因。在集成電路中，晶體管作為最小的功能單位，我們可以稱(chēng)之為功能細胞。在單位體積內集成更多的功能細胞，即提升系統的功能密度。從歷史來(lái)看，在所有的人造系統中，功能密度都在不斷地提升，雖然不同的歷史階段提升的有快有慢，但在人類(lèi)文明發(fā)展的進(jìn)程中不會(huì )停滯。

02

 擴展硅元素 

雖然化合物半導體近來(lái)比較熱門(mén)，但集成電路中，硅目前還是占據著(zhù)絕對的主流位置。因此，芯片制造商一直試圖將化合物半導體應用在傳統的硅晶圓上，從而有效利用現有資源并創(chuàng )造出更大的經(jīng)濟效益。

硅基氮化鎵技術(shù)     

通過(guò)在300毫米的硅晶圓上集成氮化鎵基（GaN-based）功率器件與硅基CMOS，實(shí)現了更高效的電源技術(shù)。這為CPU提供低損耗、高速電能傳輸創(chuàng )造了條件，同時(shí)也減少了主板組件和空間。氮化鎵半導體器件主要可分為GaN-on-Si（硅基氮化鎵）、GaN-on-SiC（碳化硅基氮化鎵），GaN-on-sapphire（藍寶石基氮化鎵）等幾種晶圓。由于成本和技術(shù)等因素，硅基氮化鎵成為了目前半導體市場(chǎng)主流。英特爾在300毫米的硅晶圓上首次集成氮化鎵基（GaN-based）功率器件，此研究驗證了300毫米工藝兼容可行性，更適配高電壓應用，增加了功能，提升了大規模制造可能性。

全世界現在大概有上萬(wàn)億美元的投資都是在300毫米硅晶圓設備、生態(tài)系統上，需要把這些充分利用起來(lái)，這樣制造成本才能下降。此外，臺積電目前采用的也是GaN-on-Si（硅基氮化鎵）技術(shù)。

新型鐵電體材料     

另一項技術(shù)是利用新型鐵電體材料作為下一代嵌入式DRAM技術(shù)的可行方案。該項技術(shù)可提供更大內存資源和低時(shí)延讀寫(xiě)能力，用于解決從人工智能到高性能計算等應用所面臨的日益復雜的問(wèn)題。新型鐵電存儲器，采用新的技術(shù)實(shí)現了2納秒的讀寫(xiě)速度和超過(guò)10的12次方的讀寫(xiě)周期，其性能和壽命都遠超現有的存儲器。

鐵電存儲器可以和傳統的CMOS工藝結合，用來(lái)作為從L1 Cache到DRMA之間的中間層。
擴展硅元素，在功率器件和內存增益領(lǐng)域提升硅基半導體的性能，目前已經(jīng)取得了不錯的進(jìn)展。人們還在不斷地努力探尋其它的方法來(lái)擴展硅元素。
 

03

探尋量子領(lǐng)域 

由于量子力學(xué)隧道效應，電子可以穿越絕緣體，這將使元件功能失效。人們開(kāi)始尋找一種新型晶體管，可以進(jìn)一步提高未來(lái)集成電路的性能，作為傳統晶體管的替代品。目前有很多研究，但還沒(méi)有領(lǐng)先者可以取代硅MOSFET。研究人員列出了一系列MOSFET替代品，包括隧道場(chǎng)效應晶體管TFET，碳納米管場(chǎng)效應晶體管，單原子晶體管。

隧道場(chǎng)效應晶體管     

隧道場(chǎng)效應晶體管（TFET-Tunnel Field Effect Transistor），和傳統MOSFET晶體管原理不同，在TFET中源極和漏極摻雜不同。它使用量子力學(xué)隧道效應，柵極和源極之間的電壓決定了電荷載流子是否可以“隧穿”通過(guò)源極和漏極之間的能量勢壘，以及電流是否可能流動(dòng)。

根據量子理論，有些電子縱使明顯缺乏足夠的能量來(lái)穿過(guò)能量勢壘，它們也能做到這一點(diǎn)，這就是量子隧道效應。

在隧道場(chǎng)效應晶體管中，兩個(gè)小槽被一個(gè)能量勢壘分開(kāi)。在第一個(gè)小槽中，一大群電子在靜靜等待著(zhù)，晶體管沒(méi)有被激活，當施加電壓時(shí)，電子就會(huì )通過(guò)能量勢壘并且移入第二個(gè)小槽內，同時(shí)激活晶體管。TFET在結構上類(lèi)似于傳統晶體管，但在開(kāi)關(guān)方面利用了量子力學(xué)隧道效應，既節能又快捷。

通過(guò)減少能量勢壘的幅度，增強并利用量子效應將成為可能，因此，電子穿過(guò)勢壘所需要的能量會(huì )大大減少，晶體管的能耗也會(huì )因此而顯著(zhù)下降。利用量子隧道效應研制出的隧道場(chǎng)效應晶體管有望將芯片的能耗減少到百分之一（1/100）。

碳納米管場(chǎng)效應晶體管     

碳納米管場(chǎng)效應晶體管（CNFET-Carbon Nanotube Field Effect Transistor）

在CNFET中，源極和漏極之間的溝道由碳納米管組成，其直徑僅有1–3 nm, 意味著(zhù)其作為晶體管的溝道更容易被柵控制。因此, 碳納米管晶體管比傳統硅基晶體管在比例縮減上的潛力會(huì )更大。

碳納米管具有超高的室溫載流子遷移率和飽和速度，室溫下，碳納米管中載流子遷移率大約為硅的100倍, 飽和速度大約是硅的4倍。在相同溝道長(cháng)度下, 載流子遷移率越高，飽和速度越高，速度越快，并能增加能量的利用效率。

碳納米管晶體管具備超低電壓驅動(dòng)的潛力，從而在低功耗方面具有巨大優(yōu)勢，在溝道材料的選擇中, 碳納米管溝道同時(shí)具備了天然小尺寸、更好的尺寸縮減潛力和低功耗等關(guān)鍵因素。

單原子晶體管     

單原子晶體管（Single-Atom Transistor），在這種晶體管中，控制電極移動(dòng)一個(gè)原子，該原子可以連接兩端之間的微小間隙，從而使電流能夠流動(dòng)。原則上，它的工作原理就像一個(gè)有兩個(gè)穩定狀態(tài)的繼電器。

在單原子晶體管中，通過(guò)源極和柵極之間的電壓移動(dòng)單個(gè)原子，從而關(guān)閉或打開(kāi)源極和漏極之間的電路。

在只有單一金屬原子寬度的縫隙間建立微小的金屬觸點(diǎn)，實(shí)現目前晶體管所能達到的最小極限。在此縫隙通過(guò)電控脈沖移動(dòng)單個(gè)原子，完成電路閉合，將該原子移出縫隙，電路被切斷。

由此實(shí)現世界上最小晶體管在接通電源情況下單個(gè)原子的受控可逆運動(dòng)。單原子晶體管由金屬構成，不含半導體材料，所需電壓極低，能耗也極低。據稱(chēng)，單原子晶體管的能耗將只有傳統硅基晶體管的萬(wàn)分之一（1/10000）。與傳統量子電子元件不同，單原子晶體管不需要在接近絕對零度的低溫條件工作，它可以在室溫下工作，這對未來(lái)應用是一個(gè)決定性的優(yōu)勢。