跑步進(jìn)入Chiplet時(shí)代

• ASE、AMD、Arm、谷歌、英特爾、Meta、微軟、高通、三星和臺積電組成了一個(gè)新的小芯片聯(lián)盟。該小組發(fā)布了一種新的開(kāi)放式裸片到裸片互連規范，使小芯片能夠在封裝中相互通信。

• 開(kāi)放域特定架構 (ODSA) 子項目正在對類(lèi)似技術(shù)進(jìn)行最后的潤色。ODSA 還剛剛發(fā)布了一個(gè)新的成本分析工具，它有助于確定給定的基于小芯片的設計是否可行。

• 幾家封裝公司正在開(kāi)發(fā)制造技術(shù)，以將基于小芯片的設計投入生產(chǎn)。

小芯片具有挑戰性

“沒(méi)有通用規則說(shuō)你應該總是做小芯片，或者你不應該做。這一切都取決于特定的應用程序，”谷歌的Mudasir Ahmad說(shuō)?！拔覀冃枰粋€(gè)可用于每個(gè)應用程序的模型來(lái)提供反饋。[使用電子表格，芯片客戶(hù)]（With the spreadsheet, chip customer）可以使用通用框架將數據輸入其中。然后他們可以嘗試了解為特定應用程序制作小芯片是否有意義?！?/span>
成本不是唯一的因素。工程師還必須考慮小芯片的挑戰。根據Ahmad的說(shuō)法，以下是其中一些挑戰：

• 報廢成本：如果一個(gè)小芯片在一個(gè)或多個(gè)最終設計中失敗，則設備可能會(huì )報廢。這增加了廢品成本。

• 測試：為了最大限度地減少廢品損失，設計需要更多的測試覆蓋率。

• 良率：封裝復雜性可能會(huì )影響整體良率。

• 性能：將信號從一個(gè)芯片移動(dòng)到另一個(gè)芯片可能會(huì )降低產(chǎn)品的性能。

商業(yè)模式是另一個(gè)挑戰?！叭绻胁煌墓烫峁┎煌牧慵?，并且您將它們全部放在一個(gè)封裝中，那么誰(shuí)負責什么？誰(shuí)承擔失敗的責任？” Ahmad問(wèn)道。

架構、KGD、互連

成本和技術(shù)挑戰只是小芯片等式的一部分?？蛻?hù)還必須定義產(chǎn)品并為設計選擇架構。
這里有很多選擇?？蛻?hù)可以將芯片集成到現有的高級封裝或新架構中。
扇出是一種選擇。在扇出封裝的一個(gè)示例中，DRAM裸片堆疊在封裝中的邏輯芯片上。
在高端系統中使用，2.5D是另一種選擇。在 2.5D 中，裸片堆疊在中介層上，或并排連接。中介層包含硅通孔(TSV)，它提供了從die到電路板的電氣連接。在一個(gè)示例中，ASIC 和高帶寬存儲器(HBM) 并排放置在中介層上。HBM 是 DRAM 內存堆棧。
另一種選擇是將小芯片合并到新的 3D 架構中。例如，英特爾正在開(kāi)發(fā)一種 GPU 架構，代號為 Ponte Vecchio。該器件在一個(gè)封裝中集成了 5 個(gè)不同工藝節點(diǎn)的 47 個(gè)tiles或小芯片。

圖 1：高性能計算封裝的不同選項，基于中介層的 2.5D 與基板上扇出芯片 (FOCoS)。資料來(lái)源：ASE

 圖 2：2.5D 封裝、高密度扇出 (HDFO)、帶橋接封裝和小芯片的更多示例。資料來(lái)源：安靠
任何基于小芯片的架構都需要已知良好的裸片，即滿(mǎn)足給定規格的裸片。如果沒(méi)有 KGD，封裝可能會(huì )出現低良率或在現場(chǎng)失敗。
“我們收到裸片，然后將它們放入封裝中，以提供具有功能的產(chǎn)品，” ASE工程和技術(shù)營(yíng)銷(xiāo)總監Lihong Cao在最近的一次活動(dòng)中說(shuō)。“關(guān)于 KGD，我們希望通過(guò)良好的功能對其進(jìn)行全面測試。我們希望它是 100%。”
這不是唯一的挑戰。在一個(gè)封裝中，一些die是堆疊的，而另一些則位于其他地方。因此，您需要一種使用裸片到裸片互連將一個(gè)裸片連接到另一個(gè)裸片的方法。
今天的小芯片設計使用專(zhuān)有互連連接芯片，這限制了該技術(shù)的采用?！靶⌒酒蔀樾?IP 的最大障礙是標準化，” QP Technologies的母公司 Promex 總裁兼首席執行官 Richard Otte 說(shuō)?！氨仨氃谛⌒酒g建立標準/通用通信接口，才能在多個(gè)封裝供應商之間實(shí)現這一點(diǎn)?！?/span>
好消息是，有幾個(gè)組織正在為小芯片開(kāi)發(fā)開(kāi)放的裸片到裸片互連標準。目前有幾種相互競爭的技術(shù)，尚不清楚哪種技術(shù)會(huì )勝出或如何將它們結合起來(lái)。
ODSA 正在準備一種名為 Bunch of Wires (BoW) 的芯片到芯片互連技術(shù)。其他 die-to-die 技術(shù)包括高級接口總線(xiàn) (AIB)、CEI-112G-XSR 和 OpenHBI。
在最新的努力中，由英特爾、三星、臺積電和其他公司支持的新小芯片聯(lián)盟發(fā)布了 UCIe，這是一個(gè)涵蓋芯片到芯片 I/O 物理層、芯片到芯片協(xié)議和軟件堆棧的規范。
上述所有規范都定義了封裝內小芯片之間的標準互連，但它們都是不同的?！癠CIe 和 BoW 都是開(kāi)放規范，定義了封裝內小芯片之間的互連，并支持開(kāi)放的小芯片生態(tài)系統。但它們與如何定義層和優(yōu)化應用程序不同，”ASE 的曹說(shuō)。
事實(shí)證明，沒(méi)有一種互連技術(shù)可以滿(mǎn)足所有需求。工程師將選擇滿(mǎn)足給定應用程序要求的選項?！案鞣N標準之間存在重疊子集的區域，” JCET首席技術(shù)官 Choon Lee 說(shuō)?！耙虼?，堅持一個(gè)標準可能沒(méi)有重要意義。通常，小芯片的功能塊由設備制造商定義。他們知道如何優(yōu)化小芯片之間的互連?！?/span>

Chiplet 堆疊/綁定選項

一旦定義了chiplet 架構、KGD 和互連，下一步就是確定將產(chǎn)品投入生產(chǎn)是否有意義。
和以前一樣，可以在代工廠(chǎng)、內存制造商或 OSAT 制造和組裝封裝或類(lèi)似小芯片的設計。一些（但不是全部）代工廠(chǎng)和內存制造商擁有自己的內部封裝組裝業(yè)務(wù)。
每個(gè)供應商都有不同的能力。每個(gè)人都在開(kāi)發(fā)一種或多種不同的方法來(lái)將不同的小芯片組裝、堆疊和粘合在一起。先進(jìn)的鍵合技術(shù)包括熱壓、激光輔助和銅混合鍵合。
熱壓鍵合 (TCB) 和激光輔助鍵合 (LAB) 都使用帶有銅微凸塊的傳統倒裝芯片工藝。在這個(gè)過(guò)程中，銅凸點(diǎn)形成在芯片上，然后使用倒裝芯片鍵合器、LAB 或 TCB 將器件鍵合到另一個(gè)結構。相比之下，銅混合鍵合使用銅互連而不是傳統的凸塊來(lái)堆疊和連接die。
傳統的倒裝芯片工藝用于制造多種封裝類(lèi)型。一種稱(chēng)為球柵陣列 (BGA) 的類(lèi)型用于多種芯片應用。
為了制造 BGA 封裝，該過(guò)程首先在晶圓廠(chǎng)的晶圓上制造芯片。然后，在晶圓的一側形成基于焊料材料的微小銅凸點(diǎn)。凸塊由帶有薄鎳擴散屏障的銅柱和錫銀焊帽組成。
銅凸塊將一個(gè)die連接到另一個(gè)die或封裝中的基板。這些凸塊在不同結構之間提供了小而快速的電連接。制作銅凸點(diǎn)是眾所周知的工藝。
圖 3：Microbump 工藝流程。資料來(lái)源：John Lau，Unimicron
一旦在硅片上制造了凸塊，芯片就會(huì )被切割。然后，該設備經(jīng)過(guò)傳統的倒裝芯片工藝。
首先，將裸片放置在倒裝芯片鍵合機中。通常，倒裝芯片鍵合機用于以 300μm 至 50μm 的凸塊間距堆疊和鍵合裸片。今天的凸塊間距延伸到 40μm 及以下。（間距是指裸片上相鄰凸塊之間的空間。）
“許多倒裝芯片器件不需要細間距，”Kulicke & Soffa (K&S) 的首席技術(shù)官 Bob Chylak 說(shuō)?！暗寡b芯片鍵合機取出芯片，將焊球浸入助焊劑中，然后將它們放置在 PCB 上?！?/span>
這個(gè)過(guò)程重復幾次。最終，幾個(gè)裸片被放置在 PCB 上，有時(shí)稱(chēng)為裸片基板。然后，它經(jīng)歷一個(gè)大規?；亓鬟^(guò)程?！癙CB 通過(guò)回流爐，回流爐熔化焊料，然后將其固化，”Chylak 說(shuō)。
在回流工藝之后，PCB 上的die會(huì )進(jìn)行清潔步驟。然后，系統會(huì )在 PCB 上的每個(gè)凸塊die上注入模塑料。國立中山大學(xué)研究員 Wan-Chun Chuang 在一篇論文中說(shuō)：“[這密封]了所有組件，保護了設備內部的芯片和凸塊?！?/span>
然后，將較大的 C4 焊球植入基礎 PCB 基板下方。最后，將 PCB 上的管芯切塊，創(chuàng )建單獨的 BGA 封裝，每個(gè)單元內部都有管芯。
該行業(yè)需要一種不同的解決方案來(lái)使用最先進(jìn)的銅微凸塊，包括 40μm 或更緊密的間距。但在這些間距上使用傳統的倒裝芯片鍵合機具有挑戰性。對于更細的間距，一些封裝公司將 TCB 用于 40μm 至 10μm 凸塊間距的芯片堆疊和鍵合應用。
通常，TCB 用于 2.5D/3D 封裝的芯片堆疊和鍵合。
圖 4：2.5D/3D 系統架構。銅微凸塊連接中介層和基礎管芯。資料來(lái)源：拉姆布斯
在 TCB 工藝中，使用傳統的凸塊工藝在die上形成微小的銅凸塊。但是，在這種情況下，凸點(diǎn)更小，間距更小。然后，封裝公司不再使用傳統的倒裝芯片鍵合機，而是使用 TCB 工具。
“不是加熱整個(gè)電路板和上面的所有芯片，而是熱壓鍵合機抓住芯片，像普通倒裝芯片一樣將其浸入助焊劑中，然后將其放置在 PCB 上，”K&S 的 Chylak 說(shuō)?！版I合頭中有一個(gè)加熱器。這加熱到超過(guò)將芯片固定到位的焊料的熔點(diǎn)。然后它冷卻下來(lái)，使焊料凝固?！?/span>
同時(shí)，鮮為人知的選項 LAB 也是可行的。在 LAB 工藝中，使用傳統的凸塊工藝在管芯上形成微小的銅凸塊。
然后，將凸塊裸片和基板放置在 LAB 工具中。該系統使用激光產(chǎn)生的熱量將管芯對齊并粘合到基板上。
“（實(shí)驗室設備）具有紅外激光源（980nm 波長(cháng)）和光學(xué)系統（均質(zhì)器），可產(chǎn)生尖銳且均勻的激光束，能夠以極高的升溫速度選擇性地加熱目標區域。JCET 高級研發(fā)工程師 Wagno Alves Braganca 在一篇論文中表示：. 其他人也為這項工作做出了貢獻。
在 LAB 系統中，鍵合過(guò)程在不到一秒的時(shí)間內發(fā)生，熱應力低。LAB 比 TCB 快，但它需要來(lái)自特定供應商的專(zhuān)用設備。
Amkor 和 JCET 正在開(kāi)發(fā) LAB。該技術(shù)自 2019 年左右開(kāi)始投入生產(chǎn)?！癓AB 一直在生產(chǎn)高性能計算應用，在這些應用中，由于翹曲或殘余應力導致的非濕凸塊或開(kāi)裂可能至關(guān)重要，” JCET的 Lee 說(shuō)。
OSAT 希望將 LAB 推至 10μm 間距左右?！拔覀円呀?jīng)使用銅無(wú)鉛凸塊和我們的激光輔助鍵合方法演示了低至 10μm 的間距。我們的產(chǎn)品符合 20μm 間距領(lǐng)域的要求。這些都是晶圓上芯片，而且大多是特種傳感器，” Amkor高級封裝開(kāi)發(fā)和集成副總裁 Michael Kelly 說(shuō)。

混合鍵合

TCB 和 LAB 都延伸到 10μm 凸點(diǎn)間距。除此之外，該行業(yè)還需要一種新的解決方案，即銅混合鍵合。在這里，想法是使用細間距銅連接直接堆疊和連接die，而不是傳統的微凸塊。
銅混合鍵合并不新鮮。2005 年，Ziptronix 推出了一種稱(chēng)為低溫直接鍵合互連 (DBI) 的技術(shù)，被認為是銅混合鍵合的第一個(gè)版本。（2015年，Tessera收購了Ziptronix。2017年，Tessera更名為Xperi。）
2015 年，索尼獲得了 DBI 許可，并在其 CMOS 圖像傳感器生產(chǎn)線(xiàn)上實(shí)施了該技術(shù)。其他圖像傳感器供應商也獲得了 DBI 許可。
對于 CMOS 圖像傳感器，供應商遵循晶圓間混合鍵合工藝流程。首先，在一個(gè)晶圓廠(chǎng)中處理兩個(gè)不同的晶圓。第一個(gè)晶圓由大量處理器裸片組成。第二個(gè)晶圓由大量像素陣列管芯組成。
目標是將每個(gè)像素陣列die堆疊在每個(gè)處理器管芯之上。為此，將兩個(gè)硅片插入硅片鍵合機中。鍵合機對齊每個(gè)芯片并使用兩步鍵合工藝將它們連接起來(lái)。首先它形成電介質(zhì)-電介質(zhì)鍵，然后是金屬-金屬連接。最后，晶圓上的die被切割和封裝，形成圖像傳感器。
使用 Xperi 的 DBI 工藝，索尼和 OmniVision 正在生產(chǎn)分別采用 3.1μm 和 3.9μm 間距的 CMOS 圖像傳感器。
現在，業(yè)界正在開(kāi)發(fā)用于 3D 芯片和封裝應用的銅混合鍵合。AMD、Graphcore 和 YMTC 已經(jīng)發(fā)布了來(lái)自不同供應商的使用混合鍵合的產(chǎn)品。其他人在研發(fā)。
在封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在die-to-wafer中，兩個(gè)帶有芯片的晶圓在晶圓廠(chǎng)中進(jìn)行加工。然后，第一晶片上的芯片被切割并使用混合鍵合鍵合到第二晶片。
圖 5：Xperi 的芯片到晶圓混合鍵合流程。資料來(lái)源：Xperi
芯片到晶圓為封裝客戶(hù)提供了更多選擇，但這是一個(gè)具有挑戰性的過(guò)程?！癈MOS 圖像傳感器是通過(guò)晶圓對晶圓混合鍵合形成的，其中鍵合芯片的占位面積相似，并且兩個(gè)晶圓都具有足夠高的良率以及成熟的硅供應鏈和工藝，”Xperi產(chǎn)品營(yíng)銷(xiāo)副總裁Abul Nuruzzaman 說(shuō)，?！霸?2.5D 或 3D 高級封裝中，有時(shí)需要芯片到晶圓的鍵合技術(shù)。它還需要 KGD、不同的裸片尺寸以及來(lái)自不同技術(shù)節點(diǎn)或晶圓尺寸的裸片。切割、芯片處理和組裝必須與混合鍵合工藝兼容，這對行業(yè)來(lái)說(shuō)相對較新?！?/span>
除了 Xperi，Imec、英特爾、Leti、美光、三星和臺積電也在開(kāi)發(fā)銅混合鍵合工藝。
所有銅混合鍵合工藝都是相似的。首先，所需的芯片設計在晶圓廠(chǎng)的兩個(gè)晶圓上進(jìn)行處理。然后，每個(gè)晶圓在晶圓廠(chǎng)中都經(jīng)過(guò)一次大馬士革工藝。為此，將介電材料沉積在晶片的一側。在材料上，為晶圓上的每個(gè)裸片圖案化和蝕刻微小的通孔。
然后將銅材料沉積在硅片上。然后，化學(xué)機械拋光 (CMP) 工具拋光表面。剩下的是每個(gè)芯片的微小通孔中的銅金屬化材料。暴露的銅通孔代表焊盤(pán)。
硅片的表面必須是原始的，沒(méi)有缺陷。因此，在 CMP 之后，使用計量工具檢查表面拓撲結構是否存在缺陷。然后，將芯片切割在一個(gè)硅片上。使用晶圓鍵合機，將die堆疊并鍵合到第二個(gè)晶圓上。然后切割最終的鍵合芯片。
這是一個(gè)具有挑戰性的過(guò)程。在流動(dòng)過(guò)程中，不需要的顆粒和缺陷可能會(huì )出現在模具上。顆粒會(huì )導致焊盤(pán)出現空洞。即使一個(gè) 100nm 的粒子落在焊盤(pán)上，也可能導致數百個(gè)連接失敗。

結論

迄今為止，只有少數供應商開(kāi)發(fā)和制造了基于小芯片的設計。為了更廣泛地采用該技術(shù)，幾個(gè)關(guān)鍵部分正在到位。
鑒于在先進(jìn)節點(diǎn)開(kāi)發(fā)芯片的成本不斷上升，業(yè)界比以往任何時(shí)候都更需要小芯片模型。

*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。

蜂鳴器相關(guān)文章:蜂鳴器原理