DSP設計流程

引言

　　世界正處于高科技下一波快速增長(cháng)的開(kāi)端，AccelChip公司 Dan Ganousis DSP 已經(jīng)成為業(yè)界公認的、將按指數增長(cháng)的技術(shù)焦點(diǎn)。

　　目前，大多數DSP設計已經(jīng)能在半導體生產(chǎn)商（如T1、ADI、Freescale等）提供的通用DSP芯片上實(shí)現。通用處理器的價(jià)格相對比較便宜，并且有高質(zhì)量和廉價(jià)的編程工具、方便快速實(shí)現DSP算法的支持，但開(kāi)發(fā)人員更希望在原型創(chuàng )建和調試過(guò)程中能進(jìn)行重新編程。

圖1 通用DSP處理器的性能與通信領(lǐng)域需要的DSP處理性能的比較

　　速度的需要

　　現在，對電子系統的性能要求已經(jīng)超過(guò)了通用DSP處理器的能力。圖1顯示了由寬帶網(wǎng)絡(luò )市場(chǎng)驅動(dòng)的對DSP算法的性能需求與通用DSP處理器性能的差異?？梢钥闯鐾ㄓ肈SP的性能容量與新的寬帶通信技術(shù)的需求之間的差距正以指數速率擴大。

　　傳統上DSP開(kāi)發(fā)者可以獲得的改變通用DSP處理器性能的唯一方法就是將DSP算法注入到ASIC中，以達到加速硬件的目的。然而這種ASIC的解決方法實(shí)現起來(lái)非常困難，而且在A(yíng)SIC上實(shí)現DSP算法是以犧牲可重編程的靈活性為代價(jià)的，同時(shí)還需要大量的非重復設計費用、漫長(cháng)的原型初始化，以及購買(mǎi)大量昂貴的集成電路設計工具等。

　　隨著(zhù)先進(jìn)的FPGA架構如Xilinx Virtex-II和Altera Stratix-II的引入，DSP設計者可以獲得一種把通用DSP處理器的所有優(yōu)點(diǎn)與ASIC的先進(jìn)性能綜合在一起的新型硬件。這些新型的FPGA架構可以?xún)?yōu)化DSP的實(shí)現，并能提供滿(mǎn)足現今電子系統所必需的處理能力。

　　FPGA的優(yōu)越性表現在它能允許DSP設計者做到“使結構適應算法”,設計者能夠根據實(shí)現系統性能的需要最大限度地使用FPGA內部的并行資源。而在通用DSP處理器中資源是固定的，因為每個(gè)處理器只包含一些數量有限的類(lèi)似乘法器一樣的基本運算功能，設計者必須做到“使算法適應結構”,因而無(wú)法達到在FPGA中能夠獲得的性能。

圖2 全球DSP收入預測

　　半導體工業(yè)的亮點(diǎn)

　　圖2顯示了整個(gè)DSP市場(chǎng)和片內算法市場(chǎng)（由FPGA、結構化ASIC和ASIC幾部分組成）的年收入預測。其中，DSP片內算法市場(chǎng)今后三年內將以高于42%的年增長(cháng)率增長(cháng)，是整個(gè)半導體領(lǐng)域增長(cháng)最快的部分。

　　現在DSP的設計團隊所面臨的挑戰和二十世紀九十年代ASIC的設計者所面臨的類(lèi)似-DSP開(kāi)發(fā)組如何用目標FPGA的設計方法代替通用DSP;如何去開(kāi)發(fā)所需要的新的設計技巧；如何完善公司的設計流程；怎樣才能提出新的DSP算法的實(shí)現方法，同時(shí)又不危及當前產(chǎn)品的開(kāi)發(fā)計劃?；蛟S更重要的是，管理者怎樣才能夠使災難性結果發(fā)生的可能性降低到最小。

AccelChip公司認為DSP的未來(lái)取決于新型設計方法的采用，而這種方法必須能使公司滿(mǎn)足DSP市場(chǎng)對上市時(shí)間、成本的苛刻要求。和ASIC、FPGA的產(chǎn)生一樣，對DSP變革的方式就是采用真正的、自上而下的設計流程。

圖3 傳統的DSP設計流程