<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-e

SiTime為賽靈思FPGA評估套件提供可編程時(shí)鐘方案

  • ?  2010年9月15,美國加洲森尼韋爾市-全硅MEMS時(shí)鐘技術(shù)方案領(lǐng)導公司SiTime?Corporation今天宣布賽靈思(Xilinx)在其Virtex?-6?FPGA?ML605評估套件,?Spartan?-6?FPGA?SP601?和SP605?FPGA評估套件上導入了SiTime可編程全硅MEMS振蕩器。全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司在這些評估套件中采用了SiTime的?SiT9102高性能
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  

NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

  • ?  全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)日前宣布NEC子公司NEC?Display?Solutions有限公司的三款DLP?數字影院投影儀產(chǎn)品,?均采用了賽靈思Virtex?-5?FPGA系列產(chǎn)品?! LP?數字影院投影儀符合美國數字影院計劃?(DCI1)?標準,擁有一系列優(yōu)異的高安全特性,能夠滿(mǎn)足各種不同輸入信號的要求。該系統能
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  DLP  

賽靈思亞太聯(lián)盟計劃成員開(kāi)展目標設計平臺合作

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)聯(lián)盟計劃成員(APAC?Xilinx?Alliance?Program?Members),是賽靈思作為?FPGA行業(yè)領(lǐng)導廠(chǎng)商實(shí)施目標設計平臺戰略的關(guān)鍵。賽靈思目標設計平臺戰略致力于幫助客戶(hù)縮短在應用基礎架構上花費的時(shí)間,而把精力更多地集中在為其電子系統賦予獨特的設計價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì )活動(dòng)在深圳的成功舉辦,意味著(zhù)其亞太地區的設計服務(wù)提供
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

賽靈思推出Virtex-6 FPGA系列滿(mǎn)足高帶寬和低功耗需求

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布推出新一代旗艦產(chǎn)品--Virtex??高性能現場(chǎng)可編程門(mén)陣列(FPGA)系列產(chǎn)品,支持高性能、計算密集電子系統開(kāi)發(fā)人員在面對更短設計周期和更低開(kāi)發(fā)成本壓力的情況下設計出“更綠色”的產(chǎn)品。?新的Virtex-6?FPGA系列比前一代產(chǎn)品功耗降低多達50%,成本降低多達20%。該系列產(chǎn)品進(jìn)行了最合適的組合優(yōu)化,包括靈活性、硬內核IP、收發(fā)器功能以及開(kāi)發(fā)工具支持,?從而可以幫助客戶(hù)滿(mǎn)足市場(chǎng)需求,在追求更高帶寬
  • 關(guān)鍵字: xilinx  Virtex-6  FPGA  

賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.)日前宣布,作為公司目標設計平臺最新一步的發(fā)展,賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件。目標設計平臺是賽靈思公司幫助開(kāi)發(fā)人員在FPGA?設計時(shí)專(zhuān)注于產(chǎn)品創(chuàng )新與差異化的創(chuàng )新理念。這些面向Virtex-6?和?Spartan-6?系列的開(kāi)發(fā)平臺可大幅縮短實(shí)現最佳系統性能所需的時(shí)間,同時(shí)還確保片上系統?(SoC)?開(kāi)發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理
  • 關(guān)鍵字: Xilinx  開(kāi)發(fā)套件  Virtex  FPGA  

賽靈思目標設計平臺方案獲行業(yè)高度認可

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布,在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上,《中國電子報》把“2009?FPGA最佳產(chǎn)品獎”授予賽靈思目標設計平臺(Target?Design?Platform,?簡(jiǎn)稱(chēng)TDP),對該平臺在幫助客戶(hù)大幅縮短研發(fā)周期,輕松實(shí)現創(chuàng )新設計并大大增強客戶(hù)競爭力方面的突出優(yōu)勢,給予了充分的肯定?!  百愳`思公司推出的目標設計平臺,給FPGA產(chǎn)品賦予了新的內涵?!敝袊娮訄罂偩巹|先生表示,“FP
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

賽靈思兩項產(chǎn)品獲2009 EDN China創(chuàng )新獎提名

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)?今天宣布在中國電子業(yè)內權威雜志《電子設計技術(shù)》(EDN?China)正在舉辦的2009年度創(chuàng )新獎評選中,其40nm?高性能Virtex?-6?FPGA?系列與目標設計平臺從數百項報名產(chǎn)品中脫穎而出,雙雙獲得提名進(jìn)入最后入圍產(chǎn)品?!  百愳`思目標設計平臺獲得這一電子業(yè)界著(zhù)名獎項的提名,再一次充分證明電子業(yè)界越來(lái)越重視推動(dòng)FPGA進(jìn)入主流系統開(kāi)發(fā)的新方法
  • 關(guān)鍵字: Xilinx  Virtex  目標設計平臺  

賽靈思開(kāi)啟目標設計平臺時(shí)代

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布:公司隆重推出全新一代旗艦產(chǎn)品系列-高性能Virtex??-6和低成本Spartan??-6?FPGA,開(kāi)啟了?“目標設計平臺”新時(shí)代。新的目標設計平臺將幫助系統設計工程師極大地提高生產(chǎn)力,?并將開(kāi)發(fā)成本降至最低?! ≡诋斍俺錆M(mǎn)挑戰的商業(yè)和技術(shù)環(huán)境中,為了保持創(chuàng )新能力和競爭力,可編程能力越來(lái)越多地成為電子產(chǎn)品生產(chǎn)商的必需。賽靈思聯(lián)合第三方合作伙伴新推出的目標設計平臺為系統設計師提供了更簡(jiǎn)單、更智能且在戰略
  • 關(guān)鍵字: Xilinx  Spartan-6  Virtex-6 FPGA  

賽靈思交付行業(yè)首個(gè)目標設計平臺

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:?XLNX)?)今天宣布,致力于加速基于Virtex?-6?和?Spartan?-6?現場(chǎng)可編程門(mén)陣列?(FPGA)?片上系統?(SoC)?解決方案開(kāi)發(fā)的賽靈思基礎目標設計平臺隆重推出。這款基礎級目標設計平臺在完全集成的評估套件中融合了ISE??設計套件?11.2版本、擴展的IP
  • 關(guān)鍵字: Xilinx  Virtex  Spartan  FPGA   

賽靈思積極推動(dòng)中美兩國下一代工程師培養與文化交流

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)今天宣布成為北京大學(xué)(北大)與美國加州大學(xué)洛杉機分校(UCLA)新成立的科學(xué)與工程聯(lián)合研究學(xué)院的首家贊助企業(yè)。本周在北京大學(xué)舉辦的研究學(xué)院成立儀式上,?北大校長(cháng)周其鳳院士與UCLA校長(cháng)Gene?Block教授共同簽署了合作協(xié)議,相關(guān)政府官員、業(yè)界領(lǐng)導和學(xué)術(shù)界專(zhuān)家共同參加了簽字儀式?! ⌒鲁闪⒌目茖W(xué)與工程聯(lián)合研究學(xué)院致力于為兩所大學(xué)的多學(xué)科合作研究提供大力支持。除了工程實(shí)驗室合作,兩
  • 關(guān)鍵字: Xilinx  Virtex  FPGA芯片  可編程邏輯  

行業(yè)首個(gè)目標設計平臺加速下一代系統開(kāi)發(fā)

  • ?  “安富利(Avnet)?公司長(cháng)期以來(lái)一直致力于賽靈思開(kāi)發(fā)板的設計,我們非常榮幸能夠利用賽靈思目標設計平臺將我們雙方的合作推至新的水平?;跇藴蕦?shí)施的這些新型平臺,?配合?FMC?連接器與可擴展的子卡,成就了整個(gè)生態(tài)系統的雙贏(yíng)合作。這不僅使我們能夠推出更豐富的賽靈思開(kāi)發(fā)板及套件,同時(shí)還可使我們雙方共同的客戶(hù)能夠在?Spartan-6?與?Virtex-6?目標設計平臺之間獲得更加豐富的選擇以及更高的互操作性?!薄?/li>
  • 關(guān)鍵字: Xilinx  Virtex  FPGA芯片  可編程邏輯  

Xilinx最新開(kāi)發(fā)套件集成Northwest Logic DMA 引擎IP

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.)今天宣布隆重推出最新Virtex?-6?和Spartan?-6?FPGA連接開(kāi)發(fā)套件,該套件將為客戶(hù)提供一個(gè)綜合的、易用的、經(jīng)硬件驗證的開(kāi)發(fā)環(huán)境。?這個(gè)新的連接開(kāi)發(fā)套件的一個(gè)重要元素是包含了Northwest?Logic公司高性能、分散-聚集?DMA?引擎IP的連接目標參考設計。這個(gè)DMA?引擎IP與套件中的其它元素相結合,可以為多種基于&nb
  • 關(guān)鍵字: Xilinx  開(kāi)發(fā)套件  Virtex  Spartan  

Xilinx宣布推出 ISE 設計套件11.3 版本軟件

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司?(Xilinx,?Inc.?)?日前宣布推出?ISE??設計套件11.3?版本軟件,為Virtex?-6?HXT?FPGA?設計提供支持。Virtex?-6?HXT?FPGA?專(zhuān)為40G/100G?有線(xiàn)通信和數據通信而優(yōu)化,為超高帶寬系統的設計人員提供線(xiàn)速超過(guò)?11Gbps的串行接口技術(shù)。ISE&nb
  • 關(guān)鍵字: Xilinx  Virtex  ISE  設計套件  

Xilinx宣布隆重推出賽靈思基礎目標設計平臺

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)今天宣布隆重推出賽靈思基礎目標設計平臺,?致力于加速基于其Virtex?-6?和?Spartan?-6?現場(chǎng)可編程門(mén)陣列?(FPGA)?的片上系統?(SoC)?解決方案的開(kāi)發(fā)。這款基礎級目標設計平臺在完全集成的評估套件中融合了?ISE??設計套件?11.2版本、擴展的IP系列以及面向Virte
  • 關(guān)鍵字: Xilinx  Virtex  SoC  
共359條 9/24 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

virtex-e介紹

您好,目前還沒(méi)有人創(chuàng )建詞條virtex-e!
歡迎您創(chuàng )建該詞條,闡述對virtex-e的理解,并與今后在此搜索virtex-e的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

Virtex-E    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>