pll-based 文章進(jìn)入pll-based技術(shù)社區

基于低噪音單芯片高頻分頻器的PLL設計

VSAT是一種小衛星通信系統，可為邊遠地區的家庭和商業(yè)用戶(hù)提供可靠的、具有成本效應的寬帶數據和其它業(yè)務(wù)。VSAT采用一種小型天線(xiàn)來(lái)發(fā)送和接收衛星信號，可為所有處于衛星覆蓋區域內的用戶(hù)提供高帶寬連接，無(wú)論用
關(guān)鍵字： PLL 設計高頻單芯片噪音基于

TLi選擇FineSim SPICE作為模擬IC設計的標準驗證工具

　　芯片設計解決方案供應商微捷碼(Magma®)設計自動(dòng)化有限公司日前宣布，消費電子產(chǎn)品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設計的標準驗證工具。TLi是在對大量商用SPICE仿真產(chǎn)品進(jìn)行徹底詳盡的評估，結果顯示具有線(xiàn)性多CPU功能的FineSim SPICE提供了較傳統多線(xiàn)程仿真器快上一個(gè)數量級的運行時(shí)間后才決定選用這款微捷碼軟件。　　“我們設計著(zhù)許多不同類(lèi)型的
關(guān)鍵字： Magma FineSim PLL ADC/DAC 高速I(mǎi)/O

完全集成的PLL發(fā)送器ATA5749及其應用

概述
ATA5749是一款集成了完整小數分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計、遙控無(wú)鍵入口和被動(dòng)式入口汽車(chē)應用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調制，僅使用13．000 0 MHz晶體
關(guān)鍵字：分頻應用 ATA5749 發(fā)送集成 PLL 完全

一種基于DDS和PLL技術(shù)本振源的設計與實(shí)現

現代頻率合成技術(shù)正朝著(zhù)高性能、小型化的方向發(fā)展，應用最為廣泛的是直接數字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡(jiǎn)述用直接數字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設計的本振源的實(shí)現方案，重點(diǎn)闡述了系統的硬件實(shí)現，包括系統原理、主要電路單元設計等，并且對系統的相位噪聲和雜散性能做了簡(jiǎn)要分析，最后給出了系統測試結果。
關(guān)鍵字： DDS PLL

IDT 推出 Versacloc 計時(shí)器件新產(chǎn)品系列

　　致力于豐富數字媒體體驗、提供領(lǐng)先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時(shí)器件的最新產(chǎn)品系列。VersaClock III 器件是專(zhuān)為高性能消費、電信、網(wǎng)絡(luò )和數據通信應用設計的可編程時(shí)鐘發(fā)生器，可以更經(jīng)濟有效地在多個(gè)晶體和振蕩器之間進(jìn)行選擇。這些可編程計時(shí)解決方案對節省占板空間和保持功效非常關(guān)鍵，因其體積可能不允許全定制解決方案。多個(gè)具有各種不同需求的系統能夠整合成更少的
關(guān)鍵字： IDT VersaClock 可編程時(shí)鐘發(fā)生器 PLL

MIPS授權中科院計算技術(shù)研究所使用MIPS架構

　　 MIPS 科技公司宣布，中國科學(xué)院計算技術(shù)研究所已獲得 MIPS32 和 MIPS64 架構授權，以進(jìn)一步推動(dòng)龍芯系列處理器的開(kāi)發(fā)與商業(yè)化工作。在 2007 年，MIPS 科技的授權客戶(hù)意法半導體(STMicroelectronics)選用 MIPS64 架構來(lái)支持 ICT 的龍芯處理器研發(fā)。本次則是該機構首度直接取得 MIPS 架構授權。　　中國科學(xué)院計算技術(shù)研究所(ICT)所長(cháng)李國杰先生表示：“我們非常高興能與 MIPS 強化合作關(guān)系，以持續推動(dòng)新技術(shù)在中國的創(chuàng )新與采用。業(yè)界標準
關(guān)鍵字： MIPS 龍芯 MIPS32 MIPS64 MIPS-based

MIPS科技宣布推出在MIPS架構上的Android平臺

　　為家庭娛樂(lè )、通信、網(wǎng)絡(luò )和便攜多媒體市場(chǎng)提供業(yè)界標準處理器架構和內核的領(lǐng)導廠(chǎng)商 MIPS 科技公司(MIPS Technologies, Inc)今天宣布，推出其行業(yè)標準 MIPS 架構的 Android™ 平臺。MIPS 科技還宣布將在 60 天內公開(kāi)MIPS優(yōu)化后的源代碼。這一舉措由若干生態(tài)系統合作伙伴共同推動(dòng)，未來(lái)還會(huì )有更多合作伙伴加入，將 Android 帶給全球廣大的 MIPS 開(kāi)發(fā)社區，現在就可以開(kāi)始采用這一革命性的平臺進(jìn)行數字電視、移動(dòng)互聯(lián)網(wǎng)設備(MID)、數碼相框(DPF)和
關(guān)鍵字： MIPS 數字電視 Android MIPS-Based

基于DDS驅動(dòng)PLL結構的寬帶頻率合成器設計

摘要：結合數字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進(jìn)行了分析和仿真，從仿真和測試結果
關(guān)鍵字： DDS PLL 驅動(dòng) 寬帶頻率

基于DDS的數字PLL

　　多年以來(lái)，作為業(yè)界主流產(chǎn)品的模擬PLL已被熟知，模擬PLL性能穩定，可為頻率合成和抖動(dòng)消除提供低成本的解決方案，工作頻率高達8GHz及以上。然而新興的基于直接數字頻率合成（DDS）的數字PLL在某些應用中極具競爭力。本文比較了模擬PLL和基于DDS的數字PLL之間的差異，以及如何利用這些差異來(lái)指導設計人員選擇最佳的解決方案。　　數字PLL利用數字邏輯實(shí)現傳統的PLL模塊。雖然實(shí)現數字PLL的方法有很多，但本文只介紹基于DDS的數字PLL架構。　　圖1 典型的模擬PLL結構框圖
關(guān)鍵字： PLL DDS 分頻器鑒相器 DAC VCO

基于多個(gè)特征分塊貝葉斯分類(lèi)器融合策略的人臉識別方法

摘要：提出一種基于奇異值分解和貝葉斯決策的人臉特征提取與識別算法。通過(guò)對人臉圖像樣本進(jìn)行幾何歸一化和灰度均衡化后，結合分塊與加權，運用奇異值分解，分別獲得特征臉和標準臉，然后采用多個(gè)基于特征分塊的貝葉斯分類(lèi)器(FBBC)的融合策略進(jìn)行分類(lèi)識別。實(shí)驗驗證了該方法的有效性，具有良好的精煉和實(shí)時(shí)性品質(zhì)指標。關(guān)鍵詞：奇異值分解；貝葉斯決策；人臉特征；分類(lèi)；圖像引言　　人臉識別是指利用計算機對人臉圖像進(jìn)行分析，從中提取有效的識別信息，用來(lái)鑒別身份的一種技術(shù)，具有直接、友好、方便等優(yōu)點(diǎn)?；谄娈愔堤卣鞯娜?/li>
關(guān)鍵字： A Method of Face Recognition Based on the Fusion of Multiple Feature Block Bayesian Classifiers 200810

ADI公司的可編程時(shí)鐘發(fā)生器簡(jiǎn)化系統設計并減少時(shí)鐘器件數量

　　中國北京——Analog Devices, Inc.（紐約證券交易所代碼：ADI），全球領(lǐng)先的高性能信號處理解決方案供應商，最新推出一對時(shí)鐘發(fā)生與分配IC——AD9520與AD9522，實(shí)現了業(yè)界最佳的器件集成度、低噪聲、低抖動(dòng)性能與信號輸出靈活性的完美組合。 AD9520與AD9522多輸出時(shí)鐘發(fā)生器內置一個(gè)512 Byte的嵌入式EEPROM存儲器模塊，為系統工程師提供了可用作時(shí)鐘源和系統時(shí)鐘的雙重可編程時(shí)鐘解決方案。通過(guò)利用片上存儲器對具體的輸出
關(guān)鍵字： EEPROM 冗余基準 PLL Analog Devices

Maxim推出基于晶體的鎖相環(huán)300MHz至450MHz ASK/FSK發(fā)送器

　　Maxim推出基于晶體的鎖相環(huán)（PLL） VHF/UHF發(fā)送器MAX7057，能夠在較寬的頻率范圍內發(fā)送OOK/ASK/FSK數據。器件配合適當的晶體頻率，可以發(fā)送300MHz至450MHz范圍內的任何信號，并能夠以高達100kbps的速率發(fā)送NRZ碼（50kbps曼徹斯特碼）。　　MAX7057集成了可編程分數N PLL合成器和寬帶VCO，因而具有極大的靈活性。此外，還可以設置內部電容，實(shí)現功率放大器（PA）與天線(xiàn)之間的阻抗匹配。這種拓撲結構可確保多個(gè)工作頻率下的高效率傳輸，從而使MAX7057
關(guān)鍵字： Maxim PLL 鎖相環(huán) 發(fā)送器

TI推出1.8V 可編程 VCXO 3-PLL 時(shí)鐘合成器

　　CDCE937 和 CDCEL937 均為基于 PLL 模塊的、低成本、高性能的可編程時(shí)鐘合成器，可以在單輸入頻率的不同頻率下生成多達七個(gè)輸出時(shí)鐘。每一個(gè)輸出均可以進(jìn)行系統內編程，從而使用三個(gè)獨立的可配置 PLL 就可用于任何高達 230MHz 的時(shí)鐘頻率。該器件具有簡(jiǎn)單的頻率同步，使零－PPM 時(shí)鐘生成成為可能。另外，這兩種合成器還具有擴頻時(shí)鐘及片上 EEPROM 和通過(guò) SDA/SCL 進(jìn)行系統內熱編程的特點(diǎn)。對于數字媒體系統、流媒體、GPS 接收機、便攜式媒體以及DSP/OMAP/DaVinci
關(guān)鍵字： TI 時(shí)鐘合成器可編程 PLL

基于多路移相時(shí)鐘的瞬時(shí)測頻模塊設計

　　0 引言　　目前，脈沖雷達的脈內信號分析一直是研究的熱點(diǎn)和難點(diǎn)，如何能更快速，準確的對脈內載波頻率測量成為研究人員關(guān)注的目標，與此同時(shí)高精度頻率源在無(wú)線(xiàn)電領(lǐng)域應用越來(lái)越廣泛，對頻率測量設備有了更高的要求，因此研究新的測頻方法對開(kāi)發(fā)低成本、小體積且使用和攜帶方便的頻率測量設備有著(zhù)十分重要的意義。本文根據雷達發(fā)射機頻率快速變化的特點(diǎn)，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結合等精度內插測頻原理，對整形放大后的脈沖直接計數，實(shí)現對下變頻后單脈沖包絡(luò )的載波快速測頻。具有測量精度高，測量用時(shí)短的
關(guān)鍵字：測頻模塊時(shí)鐘內插時(shí)鐘移相 PLL 脈內測頻

特瑞仕推出超小型PLL時(shí)鐘發(fā)生器

　　特瑞仕半導體株式會(huì )社開(kāi)發(fā)了XC25BS8系列內置分頻、倍頻電路超小型PLL時(shí)鐘發(fā)生器。　　XC25BS8系列是能在低頻輸入8kHz、4095倍的范圍內倍頻工作的PLL時(shí)鐘發(fā)生器IC。　　輸入端分頻因子（M）可從1～2047的分頻范圍內進(jìn)行選擇；輸出端分頻因子（N）可從1～4095的分頻范圍內進(jìn)行選擇。輸出頻率在1MHz～100MHz的范圍內，輸入時(shí)鐘為8kHz～36MHz的標準時(shí)鐘。在內部可進(jìn)行微調，在少量外置部件的條件下動(dòng)作。從CE端子輸入低電平信號，可停止整個(gè)芯片動(dòng)作，抑制
關(guān)鍵字：半導體特瑞仕時(shí)鐘發(fā)生器 PLL