<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

FPGA:數字示波器

  • 與模擬示波器相比,數字示波器具有許多優(yōu)勢,例如能夠捕獲單個(gè)事件,并顯示觸發(fā)前發(fā)生的情況。您只需將ADC和FPGA連接在一起,即可構建數字示波器。這種特殊設計使用100MHz閃存ADC,因此我們正在構建一個(gè)100MSPS(每秒兆采樣數)示波器。這種示波器設計很有意思,因為它展示了現代 FPGA 的強大和實(shí)用性。 但是,如果您不熟悉 FPGA 技術(shù),請記住,這不是本網(wǎng)站上最容易理解的設計。HDL設計或者如何在FPGA內部創(chuàng )建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設計。HDL 第 2
  • 關(guān)鍵字: FPGA  數字示波器  

FPGA:SDRAM控制器

  • 盡管現代 FPGA 包含內部存儲器,但可用存儲器量始終比專(zhuān)用存儲芯片低幾個(gè)數量級。 因此,許多FPGA設計人員將某種類(lèi)型的存儲器附加到他們的FPGA中也就不足為奇了。 特別是,SDRAM因其高速和低成本而成為非常受歡迎的存儲器。 不幸的是,它們不像靜態(tài)存儲器那樣容易控制,因此經(jīng)常使用SDRAM控制器。對于我們的控制器,我們的目標是可能是最簡(jiǎn)單的SDRAM:美光MT48LC1M16A1 16Mb傳統SDRAM。 我們的測試系統包括 Xylo-E、Xylo-EM 和 Xylo-LM(具有 16Mb
  • 關(guān)鍵字: FPGA  SDRAM控制器  

FPGA:HDMI接口

  • HDMI 是一種數字視頻接口,因此很容易從現代 FPGA 驅動(dòng)。讓我們看看它是如何工作的。連接器標準 HDMI 連接器有 19 個(gè)引腳。 在 19 個(gè)引腳中,有 8 個(gè)特別值得關(guān)注,因為它們形成 4 個(gè) TMDS 差分對來(lái)傳輸實(shí)際的高速視頻信息。TMDS 時(shí)鐘+ 和時(shí)鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡(jiǎn)單不過(guò)了......我們使用 8 個(gè) FPGA 引腳,配置為 4 個(gè)差分 TM
  • 關(guān)鍵字: FPGA  HDMI接口  

FPGA:Ethernet接口

  • 以太網(wǎng)全雙工協(xié)議易于在FPGA中實(shí)現。 這里的目標是將FPGA連接到10BASE-T連接。以太網(wǎng)數據包:發(fā)送和接收10BASE-T FPGA 接口 0 - 發(fā)送以太網(wǎng)流量的方案在這里,我們演示了如何將以太網(wǎng)流量直接從FPGA發(fā)送到PC。對于此食譜,您需要:FPGA 開(kāi)發(fā)板,具有 2 個(gè)空閑 IO 和一個(gè) 20MHz 時(shí)鐘。一臺帶有以太網(wǎng)卡并安裝了 TCP-IP 堆棧的 PC(如果你能瀏覽 Internet,你就很好)。(可選)網(wǎng)絡(luò )集線(xiàn)器或交換機。1. 將FPGA板連接到以太網(wǎng)以下是使用以太網(wǎng)集線(xiàn)器或交換機
  • 關(guān)鍵字: FPGA  Ethernet接口  

FPGA:PCI Express接口

  • 隨著(zhù) PCI Express 在高端 FPGA 中變得司空見(jiàn)慣,讓我們看看 FPGA 供應商如何輕松實(shí)現該技術(shù)。特別是,我們更仔細地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸:1 通道和 16 通道,其中 1 通道用于普通主板,16 通道用于顯卡。連接器1 通道連接器有 36 個(gè)觸點(diǎn),排列成兩排,每排 18 個(gè)觸點(diǎn)。這是俯視圖。在 36 個(gè)觸點(diǎn)中,只有 6 個(gè)對數據傳輸有用,其余是電源引腳和其他輔助信號。 6 個(gè)功能觸點(diǎn)以
  • 關(guān)鍵字: FPGA  PCI Express接口  賽靈思  

FPGA:PCI項目

  • FPGA 是功能強大的 PCI 開(kāi)發(fā)平PCI 0 - 簡(jiǎn)單的PCI接口這是 PCI 代碼的一個(gè)示例。 我們使用 PCI 寫(xiě)入命令來(lái)控制 LED。 寫(xiě)“0”可關(guān)閉 LED,寫(xiě)“1”可打開(kāi) LED!臺,這要歸功于其可重新編程性和運行速度。// Very simple PCI target// Just 3 flip-flops for the PCI logic, plus one to hold the state of an LEDmodule PCI(CLK, RSTn, FRAMEn, AD, CBE
  • 關(guān)鍵字: FPGA  PCI接口  

FPGA:SD卡

  • SD 卡可輕松與 FPGA 連接。我們的SD卡項目分為兩部分:SD 卡 1 - FPGA 連接SD 卡可輕松與 FPGA 連接。 它們有不同的尺寸(標準、迷你和微型),但在電氣上它們的工作方式相同。 讓我們關(guān)注 micro-SD 卡,因為它們非常小且現在很受歡迎。Micro-SD 卡有 8 個(gè)針腳。首先,電源連接在引腳 4 和 6 上。然后,您需要 3 到 6 個(gè) FPGA 引腳連接,具體取決于您決定使用的操作模式。SPI模式在SPI模式下,DI/DO線(xiàn)是單向的。這意味著(zhù):無(wú)需在 DI/DO 上上拉命令(
  • 關(guān)鍵字: FPGA  SD卡  

FPGA:JTAG接口

  • 大多數FPGA都支持JTAG。JTAG 1 - 什么是JTAG?JTAG 是 1149 年代開(kāi)發(fā)的 IEEE 標準 (1.1980),用于解決電子板制造問(wèn)題。 如今,它更多地用作編程、調試和探測端口。但首先,讓我們看看JTAG的原始用途,邊界測試。邊界測試這是一個(gè)簡(jiǎn)單的電子板(也稱(chēng)為“PCB”,意為“印刷電路板”),帶有兩個(gè) IC(“集成電路”)、一個(gè) CPU 和一個(gè) FPGA。典型的電路板可能有更多的IC。IC可以有很多引腳。 因此,當然,IC通過(guò)許多連接(PCB走線(xiàn))連接在一起。我們在這里只展示四個(gè)。
  • 關(guān)鍵字: FPGA  JTAG接口  

FPGA約束、時(shí)序分析的概念介紹

  • 時(shí)序約束的概念和基本策略時(shí)序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束(IPAD到FFS、FFS到OPAD)以及靜態(tài)路徑約束(IPAD到OPAD)等3種。通過(guò)附加約束條件可以使綜合布線(xiàn)工具調整映射和布局布線(xiàn)過(guò)程,使設計達到時(shí)序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線(xiàn)工具輸入信號在時(shí)鐘之前什么時(shí)候準備好,綜合布線(xiàn)工具就可以根據這個(gè)約束調整與IPAD相連的Logic Circuitry的綜合實(shí)現過(guò)程,使結果滿(mǎn)足FFS的建立時(shí)間要求。附加時(shí)序約束的一般策略是先附加
  • 關(guān)鍵字: FPGA  約束  時(shí)序  

FPGA:EPP(增強型并行端口)

  • EPP 使與 PC 的通信變得快速而簡(jiǎn)單。在這里,我們使用Pluto-P FPGA板與支持EPP的PC進(jìn)行通信。EPP 1 - 什么是 EPP?EPP 是 IEEE 1284(并行端口標準)的一部分。IEEE 1284 還定義了 SPP 和 ECP,但 EPP 提供了兩者的優(yōu)點(diǎn),即速度和簡(jiǎn)單性。EPP的主要特點(diǎn)是:通過(guò)并行端口提供雙向通信,即對連接到 PC 并行端口的外圍設備進(jìn)行讀寫(xiě)的方式。事務(wù)是 8 位寬的,并且是原子的。主機 (PC) 始終是事務(wù)的發(fā)起者,讀取或寫(xiě)入。沒(méi)有爆發(fā)的概念。您可以發(fā)
  • 關(guān)鍵字: FPGA  EPP  增強型并行端口  

FPGA:SPI接口

  • SPI可以用作FPGA和其他芯片之間簡(jiǎn)單有效的通信方式。SPI 1 - 什么是SPI?SPI是一個(gè)簡(jiǎn)單的接口,允許一個(gè)芯片與一個(gè)或多個(gè)其他芯片進(jìn)行通信。它看起來(lái)如何?讓我們從一個(gè)簡(jiǎn)單的例子開(kāi)始,其中只有兩個(gè)芯片必須一起通信。SPI 需要在兩個(gè)芯片之間使用 4 根線(xiàn)。如您所見(jiàn),這些電線(xiàn)被稱(chēng)為 SCK、MOSI、MISO 和 SSEL,其中一個(gè)芯片是“主芯片”,另一個(gè)芯片是“從芯片”。SPI基礎知識基本上:它是同步的。它是全雙工串行。它不是即插即用的。有一個(gè)(也只有一個(gè))主站和一個(gè)或多個(gè)(或多個(gè))從站。更多細
  • 關(guān)鍵字: FPGA  SPI接口  

PSG獨立運作拯救的是英特爾還是FPGA

  • 根據英特爾官方的公告,2024年1月1日起,可編程解決方案部門(mén)(PSG)將獨立運營(yíng),并計劃2年內開(kāi)啟IPO。值得一提的是,英特爾的PSG其實(shí)就是以2015年5月達成收購協(xié)議的Altera為主體,從當年花費167億美元成為英特爾最大一筆收購,到現在要獨立運營(yíng)甚至上市套現,種種操作背后蘊含了哪些原因我們不得而知,不過(guò)這筆投資的回報價(jià)值幾何也許能終見(jiàn)分曉。 在半導體行業(yè),作為霸占銷(xiāo)售額榜首位置最久的公司,英特爾在收購方面表現得一直很積極,但從另一個(gè)角度來(lái)看,英特爾的收購交易獲得較高評價(jià)的也不多,很多交易即使計算
  • 關(guān)鍵字: 英特爾  PSG  FPGA  Altera  賽靈思  Lattice  

FPGA串行接口(RS-232)

  • 串行接口是將FPGA連接到PC的簡(jiǎn)單方法。 我們只需要一個(gè)發(fā)射器和接收器模塊。異步發(fā)射器它通過(guò)序列化要傳輸的數據來(lái)創(chuàng )建信號“TxD”。異步接收器它從 FPGA 外部獲取信號“RxD”,并將其“解串化”,以便在 FPGA 內部輕松使用。串行接口 1 - RS-232 串行接口的工作原理RS-232接口具有以下特點(diǎn):使用 9 針連接器“DB-9”(較舊的 PC 使用 25 針“DB-25”)。允許雙向全雙工通信(PC可以同時(shí)發(fā)送和接收數據)??梢砸源蠹s 10KBytes/s 的最大速度進(jìn)行通信。DB-9 連接
  • 關(guān)鍵字: FPGA  串行接口  

FPGA計數器的藝術(shù)

  • 計數器構成了一個(gè)基本的FPGA構建塊。 它們有各種形狀和形式......計數器 1 - 二進(jìn)制計數器最簡(jiǎn)單的計數器可以使用幾行 Verilog 構建快速高效的二進(jìn)制計數器。例如,下面是一個(gè) 32 位計數器。reg [31:0] cnt;always @(posedge clk) cnt <= cnt+1;此類(lèi)計數器從 0 計數到 4294967295,然后回滾 0 以繼續其進(jìn)程。 它占用的資源很少,并且在FPGA中運行速度快,這要歸功于隱藏的攜帶鏈(稍后會(huì )詳細介紹)。 現在,讓我們看看一些變化。首先
  • 關(guān)鍵字: FPGA  計時(shí)器  二進(jìn)制  

實(shí)現最高效的數據轉換:深入了解Achronix JESD204C解決方案

  • 長(cháng)期以來(lái),Achronix為不同行業(yè)的數據密集型和高帶寬應用提供了創(chuàng )新性的FPGA產(chǎn)品和技術(shù),并幫助客戶(hù)不斷打破性能極限。其中一些應用需要與先進(jìn)的模擬/數字轉換器(ADC)和數字/模擬轉換器(DAC)進(jìn)行對接——可由JESD204C完美地完成這項任務(wù)。JESD204B/C是由JEDEC定義和開(kāi)發(fā)的高速數據轉換器串行接口標準。該標準減少了高速數據轉換器和其他高性能器件(如Achronix Speedster7t FPGA)之間的數據輸入和輸出數量。這種數字和模擬信號鏈的組合使設計人員能夠獲得簡(jiǎn)化的小尺寸電路
  • 關(guān)鍵字: 數據轉換  Achronix  JESD204C  FPGA  
共6370條 7/425 |‹ « 5 6 7 8 9 10 11 12 13 14 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>