EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區
面向FPGA的ESL工具
- 邏輯設計領(lǐng)域正發(fā)生著(zhù)根本變化，新一代設計工具能夠幫助軟件開(kāi)發(fā)者將其算法表達直接轉換成硬件，而無(wú)需學(xué)習傳統的硬件設計技術(shù)。這些工具及相關(guān)設計方法學(xué)一起被歸類(lèi)為電子系統級 (ESL) 設計，廣義上指從比目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開(kāi)始的系統設計與驗證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái)，ESL 設計語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 的關(guān)系 ESL 工具已經(jīng)存在了一段時(shí)間，而許多人覺(jué)得這些工具主要專(zhuān)注于 ASI
- 關(guān)鍵字： FPGA ESL
寬頻帶數字鎖相環(huán)的設計及基于FPGA的實(shí)現
- 本文簡(jiǎn)要介紹了在FPGA中實(shí)現全數字鎖相環(huán)(DPLL)的原理與方法，以解決在同步串行數據通信時(shí)的同步時(shí)鐘不穩定時(shí)的快速恢復問(wèn)題； 并重點(diǎn)介紹了采用可控模數分頻器實(shí)現的數字鎖相環(huán)中寬頻帶捕獲的方法與實(shí)現過(guò)程。
- 關(guān)鍵字： DPLL FPGA 數字環(huán)路濾波器 時(shí)鐘恢復 寬頻帶
將DSP設計擴展為異構硬件平臺
- 您可以在自動(dòng)流程中將一個(gè) FPGA 協(xié)處理器添加到 DSP 系統中。 視頻、影像和電信市場(chǎng)的標準推動(dòng)了異構可重配置 DSP 硬件平臺的使用。就本文而言，這些平臺包括 DSP 處理器和 FPGA，它們提供的現成硬件解決方案可以解決視頻、影像和電信設計中的重大難題，但仍不失產(chǎn)品差異化所需的足夠的可定制性。 據市場(chǎng)研究公司 Forward Concepts 于 2005 年發(fā)表的一則調查報告(圖 1)稱(chēng)，選擇處理器和 FPGA 的主要標準不是器件本身，而是開(kāi)發(fā)它們的工具。這一概念對于包含 FPG
- 關(guān)鍵字： FPGA DSP
AC-Link數字音頻VHDL編/解碼的FPGA設計
- 引言 數字音頻處理是指為真實(shí)再現聲音的逼真效果而對音頻進(jìn)行的編解碼處理技術(shù),它是寬帶網(wǎng)絡(luò )多媒體、移動(dòng)多媒體通信的關(guān)鍵技術(shù).Audio Codec′97(音頻數字信號編/解碼器)是其中一種用于聲音錄放的技術(shù)標準,簡(jiǎn)稱(chēng)AC′97. AC′97采用雙集成結構,即Digital Controller(數字信號控制器)和Audio Codec(音頻編解碼),使模/數轉換器ADC和數?模轉換器DAC轉換模塊獨立,盡可能降低EMI(電磁干擾)的影響。 利用FPGA,可
- 關(guān)鍵字： FPGA VHDL
AC-Link數字音頻VHDL編/解碼的FPGA設計
- ?????? 提出一種利用FPGA實(shí)現AC-Link數字音頻處理的設計方案.AC-Link音頻編解碼系統以VHDL模塊進(jìn)行設計,經(jīng)過(guò)波形仿真和結果驗證后,將程序下載到FPGA中實(shí)現1這種設計方法可以縮短設計周期,提高設計的可靠性和效率。 ??????? 引言 ??????? 數字音頻處理是指為真
- 關(guān)鍵字： AC-Link VHDL FPGA
FPGA在語(yǔ)音存儲與回放系統中的應用
- 1 引言 隨著(zhù)數字信號處理器、超大規模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數字錄音階段。在數字化錄音技術(shù)中，壓縮后的語(yǔ)音數據有些存儲在硬盤(pán)中，有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語(yǔ)音存儲與回放系統，未使用專(zhuān)用的語(yǔ)音處理芯片，不需要擴展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號的數字化處理，即實(shí)現語(yǔ)音的存儲與回放。 2 系統總體結構 數字化語(yǔ)音存儲與回放系統的基本工作原理是將模擬語(yǔ)音信號通過(guò)模數轉換器(A/D)轉換成數字信號
- 關(guān)鍵字： FPGA
基于DVD-ROM應用的內容加擾系統的VLSI設計
- 摘 要：本文介紹了一種基于DVD-ROM應用的內容干擾系統(CSS)的設計和實(shí)現。該系統可有效防止對DVD盤(pán)片的非法拷貝。文中通過(guò)對其工作原理和實(shí)際應用的分析，給出其最終實(shí)現方案，并用Verilog HDL完整整個(gè)系統的設計。功能仿真和FPGA驗證表明，設計成功。 關(guān)鍵詞：內容加擾系統;DVD;Verilog HDL;FPGA驗證 引 言 DVD-ROM的視頻和音頻數據是經(jīng)過(guò)加密編碼的，加擾的源是標題密鑰(Tittle Key)，同時(shí)標題密鑰被光盤(pán)密鑰(光盤(pán)密鑰)加密，主機在播放影碟
- 關(guān)鍵字： FPGA DVD CSS VLSI
使用FPGA測試的一些有效方法
- 引言 隨著(zhù)芯片設計技術(shù)越來(lái)越成熟，越來(lái)越多的產(chǎn)品選擇使用SoC（System on Chip）的技術(shù)實(shí)現。然而，每一次流片不一定都能達到預期的效果。根據Synopsys公司統計，有超過(guò)60％的公司需要重新流片（respin）。在這個(gè)過(guò)程中浪費了大量的金錢(qián)，一次修正平均的花費就超過(guò)100萬(wàn)美元。如果一旦錯過(guò)了商品推出的最佳時(shí)機，那么錯過(guò)市場(chǎng)機會(huì )的代價(jià)則以數千萬(wàn)美元計，甚至更高。據統計，在需要respin的芯片中有43％是在前端的設計和實(shí)現的時(shí)候產(chǎn)生的邏輯功能錯誤。如何避免或減小如此高的風(fēng)險是每一
- 關(guān)鍵字： FPGA
基于FPGA系統易測試性的研究
- 引 言 現代科技對系統的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統中應用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調試和檢驗變成設計中最困難的一個(gè)流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn)，除了提供高速并行總線(xiàn)接口外，正迅速向高速串行接口的方向發(fā)展，FPGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I(mǎi)／O的測試和驗證更成為傳統專(zhuān)注于FPG
- 關(guān)鍵字： FPGA
基于FPGA的USB2.0虛擬邏輯分析儀的設計與實(shí)現
- 引言 傳統的邏輯分析儀體積龐大、價(jià)格昂貴、通道數目有限，并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應用。選用高性能的FPGA芯片進(jìn)行數據處理，充分利用PC的強大處理功能，配合LabView圖形化語(yǔ)言開(kāi)發(fā)的虛擬邏輯分析儀，其數據處理和傳輸速率大大提高，適用性極大增強，其顯示、操作界面和低廉的成本較之傳統的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。 工作原理 本設計選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數據采集和處理，外接SRAM
- 關(guān)鍵字： FPGA
基于FPGA的步進(jìn)電機控制器設計
- 步進(jìn)電機是一種將電脈沖信號轉換成相應的角位移的特殊電機，每改變一次通電狀態(tài)，步進(jìn)電機的轉子就轉動(dòng)一步。目前大多數步進(jìn)電機控制器需要主控制器發(fā)送時(shí)鐘信號，并且要至少一個(gè)I/O口來(lái)輔助控制和監控步進(jìn)電機的運行情況。在單片機或DSP的應用系統中，經(jīng)常配合CPLD或者FPGA來(lái)實(shí)現特定的功能。本文介紹通過(guò)FPGA實(shí)現的步進(jìn)電機控制器。該控制器可以作為單片機或DSP的一個(gè)直接數字控制的外設，只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數據，即町實(shí)現對步進(jìn)電機的控制。 1 步進(jìn)電機的控制原理 步進(jìn)電機是數
- 關(guān)鍵字： FPGA
一種CAN息線(xiàn)光纖傳輸接口設計
- 摘要 在分析CAN總線(xiàn)雙絞線(xiàn)和光纖傳輸特點(diǎn)的基礎上，提出一種基于光纖收發(fā)一體模塊及CAN總線(xiàn)控制器SJAl000的光纖傳輸接口設計方案;詳細介紹光纖收發(fā)器的選取及傳輸接口的實(shí)現;根據光纖收發(fā)一體模塊對信號源時(shí)鐘提取的要求以及CAN總線(xiàn)的非破壞性總線(xiàn)仲裁的特點(diǎn)，設計了一種CAN總線(xiàn)信號編解碼方法，井用FPGA加以實(shí)現;通過(guò)實(shí)際的通信實(shí)驗驗證了設計方案的正確性，并根據實(shí)驗數據對CAN總線(xiàn)在兩種介質(zhì)下的傳輸性能作了比較。 關(guān)鍵詞 CAN總線(xiàn) 光纖 傳輸接口 FPGA 引 言 作為一種成熟的
- 關(guān)鍵字： CAN總線(xiàn) 光纖 傳輸接口 FPGA
FPGA如何同DDR3存儲器進(jìn)行接口?
- 大家好，我叫Paul Evans，是Stratix III產(chǎn)品營(yíng)銷(xiāo)經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數據速率存儲器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數據交錯，如屏幕上所示。 為了更好地進(jìn)行演示，我們將使用這里所示的Stratix III DDR3存儲器電路板。它上面有幾個(gè)高速雙倍數據速率存儲器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過(guò)Quartus軟件來(lái)下載一個(gè)簡(jiǎn)單設計，FPGA
- 關(guān)鍵字： FPGA DDR3 存儲器
利用FPGA進(jìn)行高速可變周期脈沖發(fā)生器設計
- 1 概括 要求改變脈沖周期和輸出脈沖個(gè)數的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運用。采用數字器件設計周期和輸出個(gè)數可調節的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用atelra公司的可編程芯片FPGA設計了一款周期和輸出個(gè)數可變的脈沖發(fā)生器。經(jīng)過(guò)板級調試獲得良好的運行效果。 2 總體設計思路 脈沖的周期由高電平持續時(shí)間與低電平持續時(shí)間共同構成，為了改變周期，采用兩個(gè)計數器來(lái)分別控制高電平持續時(shí)間和低電平持續時(shí)間。計數器采用可并行加載初始值的n位減法計數器。設定：當
- 關(guān)鍵字： FPGA
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內部包括可 [ 查看詳細 ]
fpga研討會(huì )推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473