fpga+mpu+mcu 文章進(jìn)入fpga+mpu+mcu技術(shù)社區

Altera MAX10: 計時(shí)控制

計時(shí)控制在之前的實(shí)驗中我們掌握了如何進(jìn)行時(shí)鐘分頻、如何進(jìn)行數碼管顯示與按鍵消抖的處理，那么在本節實(shí)驗之中，我們將會(huì )實(shí)現一個(gè)籃球賽場(chǎng)上常見(jiàn)的24秒計時(shí)器。====硬件說(shuō)明====在之前的實(shí)驗中我們?yōu)樽x者詳細介紹過(guò)小腳丫MXO2板卡上的按鍵、數碼管、LED等硬件外設，在此不再贅述。本節將實(shí)現由數碼管作為顯示模塊，按鍵作為控制信號的輸入(包含復位信號和暫停信號)，Altera MAX10作為控制核心的籃球讀秒系統，實(shí)現框圖如下：====Verilog代碼====// *****************
關(guān)鍵字：計時(shí)器 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 計時(shí)控制

Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png?w=800&tok=0acdce): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controll
關(guān)鍵字：計時(shí)器 FPGA Lattice Diamond 小腳丫

兆易創(chuàng )新：MCU 正值艱難的「內卷時(shí)期」

近日，兆易創(chuàng )新公布投資者活動(dòng)關(guān)系記錄，其中對存儲板塊第四季度及明年景氣度展望、毛利率后續是否會(huì )持續改善、公司 DRAM 業(yè)務(wù)的整體規劃、MCU 產(chǎn)品價(jià)格趨勢、M7 內核新產(chǎn)品目前的進(jìn)展情況等問(wèn)題進(jìn)行回復，并提到前兩年 MCU 缺貨，很多廠(chǎng)商進(jìn)入 MCU 領(lǐng)域，市場(chǎng)競爭非常激烈。今年行業(yè)整體下行的情況下，更加速了行業(yè)的洗牌，現在是一個(gè)非常艱難的內卷時(shí)期，但是隨著(zhù)行業(yè)的洗牌，未來(lái)會(huì )越來(lái)越好。在對存儲板塊第四季度及明年景氣度的展望方面，兆易創(chuàng )新表示，存儲分為大存儲和利基存儲兩大塊。大存儲包括用于手機、PC 和服
關(guān)鍵字：兆易創(chuàng )新 MCU

瑞薩公開(kāi)下一代車(chē)用SoC和MCU處理器產(chǎn)品路線(xiàn)圖

全球半導體解決方案供應商瑞薩電子近日公開(kāi)了針對汽車(chē)領(lǐng)域所有主要應用的下一代片上系統（SoC）和微控制器（MCU）計劃。瑞薩預先公布了第五代R-Car SoC的相關(guān)信息，該SoC面向高性能應用，采用先進(jìn)的Chiplet小芯片封裝集成技術(shù)，將為車(chē)輛工程師在設計時(shí)帶來(lái)更大的靈活度。舉例來(lái)說(shuō)，若高級駕駛輔助系統（ADAS）需要兼顧更突出的AI性能時(shí)，工程師可將AI加速器集成至單個(gè)芯片中。瑞薩還分享了即將推出的下一代R-Car產(chǎn)品家族兩款MCU產(chǎn)品規劃：一款為全新跨界MCU系列，旨在為下一代汽車(chē)E/E架構中的域和區
關(guān)鍵字：瑞薩車(chē)用SoC MCU

Altera MAX10: 按鍵消抖

按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。====硬件說(shuō)明====按鍵是一種常用的電子開(kāi)關(guān)，電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通，松開(kāi)時(shí)則開(kāi)關(guān)斷開(kāi)，內部結構是靠金屬彈片來(lái)實(shí)現通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開(kāi)關(guān)為機械彈性開(kāi)關(guān)，當機械觸點(diǎn)斷開(kāi)、閉合時(shí)，由于機械觸點(diǎn)的彈性作用，一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì )馬上穩定地接通，在斷開(kāi)時(shí)也不會(huì )一下子斷開(kāi)。因而在閉合及斷開(kāi)的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 按鍵消抖

按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。硬件說(shuō)明按鍵是一種常用的電子開(kāi)關(guān)，電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通，松開(kāi)時(shí)則開(kāi)關(guān)斷開(kāi)，內部結構是靠金屬彈片來(lái)實(shí)現通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開(kāi)關(guān)為機械彈性開(kāi)關(guān)，當機械觸點(diǎn)斷開(kāi)、閉合時(shí)，由于機械觸點(diǎn)的彈性作用，一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì )馬上穩定地接通，在斷開(kāi)時(shí)也不會(huì )一下子斷開(kāi)。因而在閉合及斷開(kāi)的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現象而作的措施就是
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Altera MAX10: LED流水燈

在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘，接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。====硬件說(shuō)明====流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗，雖然邏輯比較簡(jiǎn)單，但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有很多種方法，在這里我們會(huì )用兩種不同的方法實(shí)現。1，模塊化設計：在之前的實(shí)驗中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結合起來(lái)，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡(jiǎn)潔的實(shí)現流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

Lattice MXO2: LED流水燈

在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘，接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。硬件說(shuō)明流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗，雖然邏輯比較簡(jiǎn)單，但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有很多種方法，在這里我們會(huì )用兩種不同的方法實(shí)現。1，模塊化設計：在之前的實(shí)驗中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結合起來(lái)，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡(jiǎn)潔的實(shí)現流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高位，其他位右移一
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

利用搭載全域硬2D NoC的FPGA器件去完美實(shí)現智能化所需的高帶寬低延遲計算

隨著(zhù)大模型、高性能計算、量化交易和自動(dòng)駕駛等大數據量和低延遲計算場(chǎng)景不斷涌現，加速數據處理的需求日益增長(cháng)，對計算器件和硬件平臺提出的要求也越來(lái)越高。發(fā)揮核心器件內部每一個(gè)計算單元的作用，以更大帶寬連接內外部存儲和周邊計算以及網(wǎng)絡(luò )資源，已經(jīng)成為智能化技術(shù)的一個(gè)重要趨勢。這使得片上網(wǎng)絡(luò )（Network-on-Chip）這項已被提及多年，但工程上卻不容易實(shí)現的技術(shù)再次受到關(guān)注。作為一種被廣泛使用的硬件處理加速器，FPGA可以加速聯(lián)網(wǎng)、運算和存儲，其優(yōu)點(diǎn)包括計算速度與ASIC相仿，也具備了高度的靈活性，能夠為數據
關(guān)鍵字： 2D NoC FPGA

貿澤電子開(kāi)售STMicroelectronics配備FPU的STM32H5 Arm Cortex-M33 32位MCU

提供超豐富半導體和電子元器件?的業(yè)界知名新品引入?(NPI)?代理商貿澤電子?(Mouser Electronics)?即日起供貨STMicroelectronicsg的STM32H5?MCU。STM32H5是首個(gè)可訪(fǎng)問(wèn)片上系統?(SoC)?安全服務(wù)的MCU系列，適用于工業(yè)自動(dòng)化、醫療、智慧城市、智能家居、個(gè)人電子產(chǎn)品和通信領(lǐng)域的新一代智能互聯(lián)設備。貿澤電子供應的STMicroelectronics?STM32H5是搭載Arm
關(guān)鍵字：貿澤 STMicroelectronics FPU STM32H5 Cortex-M33 MCU

瑞薩推出業(yè)界首款基于A(yíng)rm Cortex-M85處理器的MCU

●? ?RA8系列產(chǎn)品具備業(yè)界卓越的6.39 CoreMark/MHz測試分數，縮小了MCU與MPU之間的性能差距●? ?包含Arm Helium技術(shù)，可提升DSP和AI/ML性能●? ?卓越的安全性：高級加密加速、不可變存儲、安全啟動(dòng)、TrustZone、篡改保護●? ?低電壓和低功耗模式，節省能耗●? ?多款“成功產(chǎn)品組合”為您設計提速●? ?RA8M1產(chǎn)品群對應軟件及硬件開(kāi)發(fā)套件現
關(guān)鍵字：瑞薩 MCU Cortex-M85

Altera MAX10: 時(shí)鐘分頻

時(shí)鐘分頻在之前的實(shí)驗中我們已經(jīng)熟悉了小腳丫的各種外設，掌握了verilog的組合邏輯設計，接下來(lái)我們將學(xué)習時(shí)序邏輯的設計。====硬件說(shuō)明====時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現各種時(shí)鐘的分頻和倍頻設計，但是通過(guò)語(yǔ)言設計進(jìn)行時(shí)鐘分頻是最基本的訓練，在對時(shí)鐘要求不高的設計時(shí)也能節省鎖相環(huán)資源。在本實(shí)驗中我們將實(shí)現任意整數的分頻器，分頻的時(shí)鐘保持50%占空比。1，偶數分頻：偶數倍分頻相對簡(jiǎn)單，比較容易理解。通
關(guān)鍵字：時(shí)序邏輯時(shí)鐘分頻 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 時(shí)鐘分頻

時(shí)鐘分頻在之前的實(shí)驗中我們已經(jīng)熟悉了小腳丫的各種外設，掌握了verilog的組合邏輯設計，接下來(lái)我們將學(xué)習時(shí)序邏輯的設計。硬件說(shuō)明時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現各種時(shí)鐘的分頻和倍頻設計，但是通過(guò)語(yǔ)言設計進(jìn)行時(shí)鐘分頻是最基本的訓練，在對時(shí)鐘要求不高的設計時(shí)也能節省鎖相環(huán)資源。在本實(shí)驗中我們將實(shí)現任意整數的分頻器，分頻的時(shí)鐘保持50%占空比。1，偶數分頻：偶數倍分頻相對簡(jiǎn)單，比較容易理解。通過(guò)計數器計數是完
關(guān)鍵字：時(shí)序邏輯時(shí)鐘分頻 FPGA Lattice Diamond 小腳丫

Altera MAX10: 2位7段數碼管顯示

數碼管顯示本實(shí)驗將會(huì )讓你熟悉小腳丫上最后一種有意思的外設七段數碼管。====硬件說(shuō)明====數碼管是工程設計中使用很廣的一種顯示輸出器件。一個(gè)7段數碼管（如果包括右下的小點(diǎn)可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現數字顯示。通常數碼管分為共陽(yáng)極數碼管和共陰極數碼管，結構如下圖所示：圖1 共陽(yáng)極、共陰極數碼管共陰8段數碼管的信號端低電平有效，而共陽(yáng)端接高電平有效。當共陽(yáng)端接高電平時(shí)只要在各個(gè)位段上加上相應的低電平
關(guān)鍵字：數碼管 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 2位7段數碼管顯示

數碼管顯示本實(shí)驗將會(huì )讓你熟悉小腳丫上最后一種有意思的外設七段數碼管。硬件說(shuō)明數碼管是工程設計中使用很廣的一種顯示輸出器件。一個(gè)7段數碼管（如果包括右下的小點(diǎn)可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數點(diǎn)的dp位段組成。實(shí)際是由8個(gè)LED燈組成的，控制每個(gè)LED的點(diǎn)亮或熄滅實(shí)現數字顯示。通常數碼管分為共陽(yáng)極數碼管和共陰極數碼管，結構如下圖所示：圖1 共陽(yáng)極、共陰極數碼管共陰8段數碼管的信號端低電平有效，而共陽(yáng)端接高電平有效。當共陽(yáng)端接高電平時(shí)只要在各個(gè)位段上加上相應的低電平信號就可以使相應
關(guān)鍵字：數碼管顯示 FPGA Lattice Diamond 小腳丫