<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga)

FPGA/CPLD 的設計思想與技巧

  • FPGA/CPLD 的設計思想與技巧是一個(gè)非常大的話(huà)題,由于篇幅所限,本文僅介紹一些常用的設計思想與技巧,包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導日后的設計工作,將取得事半功倍的效果!
  • 關(guān)鍵字: 設計思想  FPGA  CPLD  

CPLD/FPGA技術(shù)及電子設計自動(dòng)化

  • 電子設計自動(dòng)化(EDA)的實(shí)現是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現的,其特點(diǎn)是具有用戶(hù)可編程的特性。利用PLD/FPGA,電子系統設計工程師可以在實(shí)驗室中設計出專(zhuān)用IC,實(shí)現系統的集成,從而大大縮短了產(chǎn)品開(kāi)發(fā)、上市的時(shí)間,降低了開(kāi)發(fā)成本。此外,CPLD/FPGA還具有靜態(tài)可重復編程或在線(xiàn)動(dòng)態(tài)重構特性,使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改,不僅使設計修改和產(chǎn)品升級變得十分方便,而且極大地提高了電子系統的靈活性和通用能力。
  • 關(guān)鍵字: 可編程邏輯器件  FPGA  CPLD  電子設計  靈活性  

FPGA管腳分配需要考慮的因素

  • 在芯片的研發(fā)環(huán)節,FPGA 驗證是其中的重要的組成部分,如何有效的利用 FPGA 的資源,管腳分配也是必須考慮的一個(gè)重要問(wèn)題。一般較好的方法是在綜合過(guò)程中通過(guò)時(shí)序的一些約束讓對應的工具自動(dòng)分配,但是從研發(fā)的時(shí)間段上來(lái)考慮這種方法往往是不可取的,RTL驗證與驗證板設計必須是同步進(jìn)行的,在驗證代碼出來(lái)時(shí)驗證的單板也必須設計完畢,也就是管腳的分配也必須在設計代碼出來(lái)之前完成。
  • 關(guān)鍵字: 可編程邏輯器件  管腳分配  FPGA  

基于FPGA的鍵盤(pán)掃描模塊的設計

  • 在嵌入式計算機系統中,鍵盤(pán)是最基本的人機交互輸入設備。除了使用通用的標準鍵盤(pán)外,實(shí)際工程應用中更需要進(jìn)行單獨設計并購程專(zhuān)用的各種小鍵盤(pán)。隨著(zhù)EDA(電子設計自動(dòng)化)技術(shù)的迅速發(fā)展,利用FPGA來(lái)實(shí)現各種數字電路將是非常經(jīng)濟和便利的。文中介紹鍵盤(pán)掃描模塊地實(shí)現原理,闡迷了一種基于FPGA的鍵盤(pán)掃描模塊的實(shí)現方法。
  • 關(guān)鍵字: 健盤(pán)掃描  嵌入式系統  抖動(dòng)  FPGA  EDA  

基于FPGA的TFTLCD快檢信號源的設計

  • 目前TFT模塊的生產(chǎn)過(guò)程中常伴有模塊的線(xiàn)缺陷和點(diǎn)缺陷,依據TFT模塊的驅動(dòng)和測試原理,設計了一種由FPGA和模擬開(kāi)關(guān)組成的集成測試信號源,該信號源可提供源極信號、柵極信號、柵極控制信號和公共地信號四路測試信號。
  • 關(guān)鍵字: TFTLCD  快檢信號源的設計  FPGA  

一種基于FPGA的語(yǔ)音密碼鎖設計

  • 電子密碼鎖系統主要由電子鎖體、電子密匙等部分組成,一把電子密匙里能存放多組開(kāi)鎖密碼,用戶(hù)在使用過(guò)程中能夠隨時(shí)修改開(kāi)鎖密碼,更新或配制鑰匙里開(kāi)鎖密碼。一把電子鎖可配制多把鑰匙。語(yǔ)音方面的廣泛應用,使得具有語(yǔ)音播放的電子密碼鎖使用起來(lái)更加方便。語(yǔ)音密碼鎖的體積小、保密性能好、使用方便,是用在保險箱、電話(huà)或是房門(mén)上不可少的部分。
  • 關(guān)鍵字: FPGA  

將片外調試的優(yōu)點(diǎn)融入FPGA片上調試之中

  • FPGA片上調試已出現了很多年,成為傳統復雜FPGA設計調試方法的一種常用替代方式,將虛擬測試夾具放于FPGA設計任何地方而不是采用昂貴的通用I/O引腳是可編程邏輯器件才有的性能。但片上調試也有一些不足之處,本文將討論片上調試的局限,并介紹如何把片上調試與片外深采樣存儲特性結合起來(lái)。
  • 關(guān)鍵字: FPGA  

基于MSP430和Cyclone II的網(wǎng)絡(luò )數據加密實(shí)現

  • 隨著(zhù)信息技術(shù)和網(wǎng)絡(luò )化進(jìn)程的發(fā)展,網(wǎng)絡(luò )通信安全問(wèn)題日益突出?,F場(chǎng)可編程門(mén)陣列(FPGA)以其自身設計靈活、可靠性高的優(yōu)點(diǎn)廣泛應用于加密領(lǐng)域。
  • 關(guān)鍵字: MSP430  CycloneII  網(wǎng)絡(luò )數據  FPGA  

FPGA設計中的功耗

  • 隨著(zhù)FPGA的密度越來(lái)越高,設計者們正在節能降耗方面取得越來(lái)越多的進(jìn)展。出現降低功耗這一趨勢的另一個(gè)原因是FPGA正在越來(lái)越廣泛地應用于智能手機、媒體播放器、游戲機、衛星導航設備以及數碼相機/攝像機等
  • 關(guān)鍵字: 時(shí)鐘頻率  總體功耗  FPGA  

利用FPGA和DSP直接控制硬盤(pán)實(shí)現存儲控制的方法

  • 數據存儲是數據采集過(guò)程中的一個(gè)重要環(huán)節,目前大部分數據存儲系統都是用內置工控機的方法完成數據保存任務(wù),這種方法系統功耗大,硬件成本高,不適用于具有內記功能要求的系統。本系
  • 關(guān)鍵字: DSP  直接控制  FPGA  硬盤(pán)  存儲控制  

關(guān)于FPGA在直流電機位置控制中的應用

  • 在直流電機控制系統中,被控制量一般都是電機的轉速,控制的目的是保持電機的轉速在所需要的定值上。但在實(shí)際生產(chǎn)過(guò)程中,電機帶動(dòng)生產(chǎn)機械或者其他負載運動(dòng)的表現不一定都是轉速,也可能是使生產(chǎn)機械或其機構產(chǎn)生一定的位置變化,這時(shí)需要的控制量就不再是電機的轉速,而是控制對象的直線(xiàn)位移,因此需將電機的轉速輸出轉換為電機的位移輸出。
  • 關(guān)鍵字: 直流電機  位置控制  FPGA  

用低成本FPGA實(shí)現低延遲變化的CPRI

  • 無(wú)線(xiàn)TEM(電信設備制造商)正受到布署基站架構的壓力,這就是用更小體積、更低功耗、更低制造成本來(lái)建立,部署和運營(yíng)。達到此目的的關(guān)鍵策略是從基站中分離出RF接收器和功率放大器,用它們來(lái)直接驅動(dòng)各自的天線(xiàn)。這稱(chēng)為射頻拉遠技術(shù)(RRH)。通過(guò)基于SERDES的公共無(wú)線(xiàn)接口(CPRI)將基帶數據傳回到基站。本文主要闡述特定的低延遲變化的設計思想,在低成本FPGA上利用嵌入式SERDES收發(fā)器和CPRI IP(知識產(chǎn)權)核實(shí)現。
  • 關(guān)鍵字: CPRI  遠程基站  FPGA  

基于FPGA的μC/OS-II任務(wù)管理硬件設計

  • 實(shí)時(shí)操作系統RTOS(Real Time Operating System)由于具有調度的實(shí)時(shí)性、響應時(shí)間的可確定性、系統高度的可靠性等特點(diǎn),被越來(lái)越多地應用在嵌入式系統中,如:航空航天、工業(yè)控制、汽車(chē)電子和核電站建設等眾多領(lǐng)域。
  • 關(guān)鍵字: μC/OS-II  FPGA  RTOS  

現場(chǎng)可編程門(mén)陣列的供電

  • FPGA概述  現場(chǎng)可編程門(mén)陣列(FPGA)是一種可編程邏輯器件,由成千上萬(wàn)個(gè)完全相同的可編程邏輯單元組成,周?chē)禽斎?輸出單元構成的外設。制造完成后,FPGA可以在工作現場(chǎng)編程,以
  • 關(guān)鍵字: I/O模塊  VCCINT  FPGA  

一種基于VC++程序的FPGA重配置方案設計

  • 引言隨著(zhù)大規模集成電路的快速發(fā)展,系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率,使有限的資源可以實(shí)現更大規模的邏輯設計。利用現場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過(guò)重新下
  • 關(guān)鍵字: VC++  PCI總線(xiàn)  FPGA  
共6410條 64/428 |‹ « 62 63 64 65 66 67 68 69 70 71 » ›|

fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga)!
歡迎您創(chuàng )建該詞條,闡述對fpga)的理解,并與今后在此搜索fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>