<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

一種基于C64系列DSP的千兆以太網(wǎng)通信接口設計

  • 在實(shí)時(shí)處理系統中,DSP與主控模塊的通信能力已經(jīng)成為系統處理的瓶頸。千兆以太網(wǎng)具有速率高、成本低和穩定性好的優(yōu)點(diǎn),可滿(mǎn)足DSP與主控模塊數據傳輸的需要。以TI公司的TMS320TCI6487 DSP芯片和Marvell公司的88E1111物理層芯片為例,對硬件電路、千兆以太網(wǎng)的網(wǎng)口驅動(dòng)程序、基于SYS/BIOS和NDK的TCP協(xié)議進(jìn)行研究,在TMS320TCI6487實(shí)現了TCP通信。實(shí)驗結果顯示,基于DSP的千兆以太網(wǎng)傳輸速率可達到960 Mbps。
  • 關(guān)鍵字: DSP  千兆以太網(wǎng)  SYS/BIOS  NDK  TCP  

CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速

  • 與普通的 NIC 不同,SmartNIC 將會(huì )對 PCIe 總線(xiàn)提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應運而生。不久之后,我們將能共享一致性存儲器、高速緩存,并建立多主機點(diǎn)對點(diǎn)連接。 正文:過(guò)去三十年間,基于服務(wù)器的計算歷經(jīng)多次飛躍式發(fā)展。上世紀 90 年代,業(yè)界從單插槽獨立服務(wù)器發(fā)展到服務(wù)器集群。緊接著(zhù)在千禧年,產(chǎn)業(yè)首次看到雙插槽服務(wù)器,再后來(lái),多核處理器也問(wèn)世了。進(jìn)入下一個(gè)十年,GPU 的用途遠遠超出了處理圖形的范疇,我們見(jiàn)證了基于FPGA的加速器卡的興起
  • 關(guān)鍵字: PCIe 5  FPGA  賽靈思  

英特爾發(fā)布首款用于5G、人工智能、云端與邊緣的結構化ASIC

  • 2020年11月18日,在英特爾FPGA技術(shù)大會(huì )上,英特爾發(fā)布了全新可定制解決方案英特爾? eASIC N5X,幫助加速5G、人工智能、云端與邊緣工作負載的應用性能。該可定制解決方案搭載了英特爾? FPGA兼容的硬件處理器系統,是首個(gè)結構化eASIC產(chǎn)品系列。英特爾? eASIC N5X通過(guò)FPGA中的嵌入式硬件處理器幫助客戶(hù)將定制邏輯與設計遷移到結構化ASIC中,帶來(lái)了更低的單位成本,更快的性能和更低的功耗等好處。英特爾? eASIC N5X器件作為具有創(chuàng )新性的新產(chǎn)品,與FPGA相比最高可降低50%的核
  • 關(guān)鍵字: eASIC  英特爾  FPGA    

使用高速數據轉換器快速取得成功的關(guān)鍵

  • 無(wú)論是設計測試和測量設備還是汽車(chē)激光雷達模擬前端(AFE),使用現代高速數據轉換器的硬件設計人員都面臨高頻輸入、輸出、時(shí)鐘速率和數字接口的嚴峻挑戰。問(wèn)題可能包括與您的現場(chǎng)可編程門(mén)陣列(FPGA)相連、確信您的首個(gè)設計通道將起作用或確定在構建系統之前如何對系統進(jìn)行最佳建模。本文中將仔細研究這些挑戰??焖俚南到y開(kāi)發(fā)開(kāi)始新的硬件設計之前,工程師經(jīng)常會(huì )在自己的測試臺上評估最重要的芯片。一旦獲得了運行典型評估板所需的設備,組件評估通常會(huì )在理想情況的電源和信號源下進(jìn)行。TI大多數情況下會(huì )提供車(chē)載電源和時(shí)鐘,以便您可使
  • 關(guān)鍵字: RF  AMI  AFE  FPGA  ADC  

獨立FPGA時(shí)代是否終結 賽靈思重演Altera之路?

  • Lisa Su和Victor Peng,兩位硅谷鮮見(jiàn)的華裔而不會(huì )說(shuō)中文的CEO達成了也許是半導體歷史上最特別的一筆交易。賽靈思這家以發(fā)明FPGA而快速成長(cháng)的企業(yè),這次也許通過(guò)出售自己讓FPGA作為主芯片的時(shí)代就此終結。
  • 關(guān)鍵字: FPGA  賽靈思  AMD  

AMD欲擲重金收購賽靈思?今年半導體并購大手筆不斷

  •   如果英偉達、Analog Devices和AMD交易落地,2020年將輕松超過(guò)2016年,成為半導體并購最多的第二年?! ?020年下半年,半導體行業(yè)迎來(lái)并購大潮?! ±^英偉達9月宣布400億美元收購芯片IP大廠(chǎng)ARM后,AMD也被報道稱(chēng)或將斥資超300億美元收購FPGA(Field Programmable Gate Array,現場(chǎng)可編程邏輯陣列)龍頭賽靈思。加上模擬芯片龍頭ADI今年7月宣布200億美元收購美信(Maxim),今年半導體行業(yè)并購規模將超900億美元?! ∶绹數貢r(shí)間10月8日,有
  • 關(guān)鍵字: 英偉達  AMD  FPGA  賽靈思    

Xilinx 面向不斷壯大的 5G O-RAN 虛擬基帶單元市場(chǎng)推出多功能電信加速器卡

  • 自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.),近日宣布,面向 5G 網(wǎng)絡(luò )中的 O-RAN 分布式單元( O-DU )和虛擬基帶單元( vBBU )推出 T1 電信加速器卡。該加速卡采用經(jīng)現場(chǎng)驗證的賽靈思芯片以及正在 5G 網(wǎng)絡(luò )中廣泛部署的 IP 開(kāi)發(fā)而成,是行業(yè)唯一一款既能運行 O-RAN 前傳協(xié)議,又能提供 L1 卸載功能的多功能 PCIe 尺寸規格的“二合一”板卡。憑借自身先進(jìn)的卸載功能,T1 卡大幅減少了之前系統所需的 CPU 核數量。與其它競爭方案相比,T1 卡不僅可以降低
  • 關(guān)鍵字: CPU  FPGA  OEM  O-RAN  

Credo發(fā)布新一代Dove系列光通信DSP,專(zhuān)為下一代數據中心打造

  •   2020年9月8日中國深圳  高性能、低功耗串行連接解決方案領(lǐng)域全球創(chuàng )新領(lǐng)導者Credo今日宣布:推出新一代Dove系列低功耗PAM4 高速光通信數字信號處理器(DSP)。此次發(fā)布的Dove系列包括四款新品: Dove 100、Dove 150、Dove 200及Dove 400光通信DSP,專(zhuān)為下一代100G / 200G / 400G數據中心網(wǎng)絡(luò )平臺打造?! redo獨特的PAM4 DSP架構可最大程度減小芯片尺寸,產(chǎn)品使用主流工藝制成,可為下一代光模塊提供最佳的性能、成本與功耗: 使
  • 關(guān)鍵字: Dove系列  DSP  數據中心網(wǎng)絡(luò )  

Credo發(fā)布新一代Dove系列光通信DSP,專(zhuān)為下一代數據中心打造

  • 高性能、低功耗串行連接解決方案領(lǐng)域全球創(chuàng )新領(lǐng)導者 Credo 近日宣布:推出新一代 Dove 系列低功耗 PAM4 高速光通信數字信號處理器(DSP)。此次發(fā)布的Dove系列包括四款新品: Dove 100、Dove 150、Dove 200及Dove 400光通信DSP,專(zhuān)為下一代100G / 200G / 400G數據中心網(wǎng)絡(luò )平臺打造。Credo獨特的PAM4 DSP架構可最大程度減小芯片尺寸,產(chǎn)品使用主流工藝制成,可為下一代光模塊提供最佳的性能、成本與功耗: 使用Credo Dove 系列PAM4
  • 關(guān)鍵字: DSP  CIOE  

助力5G無(wú)線(xiàn)通信網(wǎng)絡(luò )建設,實(shí)現高效前傳/中傳連接方案

  • Seagull 50——Credo首款完美匹配5G無(wú)線(xiàn)通信嚴苛要求的高性能DSP
  • 關(guān)鍵字: Credo  DSP  Seagull  

Seagull 50——Credo首款完美匹配5G無(wú)線(xiàn)通信嚴苛要求的高性能DSP

  • Credo——高性能、低功耗串行連接解決方案領(lǐng)域全球創(chuàng )新領(lǐng)導者——近日宣布推出Seagull 50芯片,一款專(zhuān)供于5G無(wú)線(xiàn)通信網(wǎng)絡(luò )中前傳/中傳光模塊的高性能光通信數字信號處理器(DSP)。Credo Seagull 50滿(mǎn)足了移動(dòng)網(wǎng)絡(luò )不斷攀升的帶寬需求,支持長(cháng)距離傳輸及工業(yè)級工作溫度范圍。Credo Seagull 50 可配置為兩種工作模式:2x25G <—>1x50G 及 1x50G <—> 1x50G。Seagull 50產(chǎn)品采用Credo獨特設計架構,最大程度減小芯片尺寸,
  • 關(guān)鍵字: RAN  CIOE 2020  DSP  

修復太難了!高通:驍龍處理器DSP存在缺陷 安卓手機能被輕松控制損壞

  • 對于那些手機使用了驍龍處理器的用戶(hù)來(lái)說(shuō),高通已經(jīng)證實(shí)了之前曝光的漏洞,而且非常的可怕。高通公司已經(jīng)證實(shí)在他們的智能手機芯片組中發(fā)現了一個(gè)巨大的缺陷,使手機完全暴露在黑客面前。該漏洞由Check Point安全公司發(fā)現,大量Android手機中的Snapdragon DSP的缺陷會(huì )讓黑客竊取數據,安裝難以被發(fā)現的隱藏間諜軟件,甚至可以徹底將手機損壞而無(wú)法使用。Check Point在Pwn2Own上公開(kāi)披露了這一缺陷,揭示了內置高通驍龍處理器手機中的DSP的安全性設定被輕易繞過(guò),并在代碼中發(fā)現了400處可利
  • 關(guān)鍵字: 高通  驍龍  DSP  安卓  

CEVA音頻DSP支持 Dolby MS12多碼流解碼器已獲認證

  • CEVA,全球領(lǐng)先的無(wú)線(xiàn)連接和智能傳感技術(shù)的授權許可廠(chǎng)商 近日宣布?CEVA-BX2?音頻DSP?支持Dolby MS12多碼流解碼器。隨著(zhù)智能電視、空中內容服務(wù)(over-the-top(OTT))和機頂盒發(fā)展成為多功能的數字媒體接收器,多種內容來(lái)源要利用多種音頻編解碼器來(lái)獲得。Dolby MS12是一款全面的高效低成本解決方案,可減低將多種音頻技術(shù)集成到這些設備中的復雜性。Dolby MS12支持各種優(yōu)質(zhì)音頻內容的解碼,包括Netflix等許多內容服務(wù)提供商所使用的Dolby At
  • 關(guān)鍵字: DSP  SoC  RTOS  

兆易創(chuàng )新發(fā)布GD32E5系列MCU,以Cortex-33內核開(kāi)啟高性能計算新里程

  • 業(yè)界領(lǐng)先的半導體供應商兆易創(chuàng )新GigaDevice 近日正式發(fā)布基于全新Arm??Cortex?-M33內核的GD32E5系列高性能微控制器。這系列MCU采用臺積電低功耗40納米(40nm)嵌入式閃存工藝構建,具備業(yè)界領(lǐng)先的處理能力、功耗效率、連接特性和更經(jīng)濟的開(kāi)發(fā)成本,進(jìn)一步推動(dòng)嵌入式開(kāi)發(fā)向高精度工業(yè)控制領(lǐng)域擴展,解決數字電源、電機變頻、測量?jì)x器、混合信號處理、高端消費類(lèi)應用等多種功能集成和工作負載需求。GD32E5產(chǎn)品組合提供了3個(gè)通用系列和1個(gè)專(zhuān)用系列,4種封裝類(lèi)型23個(gè)型號選擇,目前已經(jīng)
  • 關(guān)鍵字: AUP  FPU  PWM  ADC  DSP  TMU  

瑞薩電子迎來(lái)RA微控制器生態(tài)系統 第二階段即用型合作伙伴解決方案

  • 全球領(lǐng)先的半導體解決方案供應商瑞薩電子集團近日宣布,支持瑞薩RA產(chǎn)品家族32位Arm??Cortex?-M微控制器(MCU)的全新即用型合作伙伴解決方案進(jìn)入第二階段。在2019年11月引入首批合作伙伴的基礎上,RA合作伙伴生態(tài)系統持續擴展,現已擁有50多個(gè)合作伙伴和30多款開(kāi)箱即用的解決方案,可廣泛支持包括安全選項、語(yǔ)音用戶(hù)界面、圖形、機器學(xué)習和云計算等在內的重要技術(shù)。每個(gè)新的合作伙伴基于構建模塊的解決方案都貼有“RA READY”標識,旨在解決現實(shí)世界中的客戶(hù)問(wèn)題。瑞薩將繼續通過(guò)新的合作伙伴和
  • 關(guān)鍵字: DSP  RA  
共9902條 24/661 |‹ « 22 23 24 25 26 27 28 29 30 31 » ›|

dsp+fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

DSP+FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>