<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic ip

Synopsys推出動(dòng)態(tài)解析度自適應解碼器軟件優(yōu)化版本

  •   全球領(lǐng)先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc., 納斯達克股票市場(chǎng)代碼:SNPS)日前宣布推出動(dòng)態(tài)解析度自適應(DRA)解碼器軟件的優(yōu)化版本,主要面向已廣泛應用的DesignWare? ARC? Sound AS211SFX 和各種AS221BD 音頻處理器。
  • 關(guān)鍵字: Synopsys  DRA  IP  

賽靈思變革生態(tài)系統加速可編程平臺主流應用進(jìn)程

  •   日前, 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX))宣布,為建立新的 FPGA 應用市場(chǎng), 賽靈思公司將通過(guò)其開(kāi)放式平臺以及對業(yè)界重要標準的支持變革生態(tài)系統, 推動(dòng)賽靈思聯(lián)盟計劃向縱深層次發(fā)展。作為該計劃的一部分, 賽靈思將幫助 FPGA 用戶(hù)根據其具體的設計與開(kāi)發(fā)要求更方便快捷地找到理想的合作伙伴, 同時(shí)提升客戶(hù)與賽靈思聯(lián)盟計劃成員合作時(shí)的滿(mǎn)意度和質(zhì)量。   賽靈思合作伙伴生態(tài)系統及聯(lián)盟高級總監 Dave Tokic 指出: “客戶(hù)開(kāi)始越來(lái)
  • 關(guān)鍵字: Xilinx  ASIC  ASSP  

三大系列28nm器件成功融入主流高端ASIC和ASSP市場(chǎng)

  •   自上世紀80年代中期FPGA作為1,500 ASIC等效門(mén)器件首次進(jìn)入市場(chǎng)以來(lái),FPGA已經(jīng)取得了長(cháng)足的發(fā)展。二十年后,隨著(zhù)賽靈思新款7系列的推出,FPGA準備實(shí)踐其曾經(jīng)的承諾,即在某天完全取代ASIC,成為電子行業(yè)的主流邏輯IC。隨著(zhù)7系列FPGA的推出,通過(guò)更低的傳統上由ASIC和ASSP占據主要地位的中低批量應用市場(chǎng)的總擁有成本,同時(shí)為大批量應用市場(chǎng)提供等同的總擁有成本,賽靈思進(jìn)而從PLD生產(chǎn)商搖身一變成為了一流的邏輯IC供應商。另外,這種總擁有成本上的優(yōu)勢與傳統上FPGA能夠加速產(chǎn)品面市和降低
  • 關(guān)鍵字: Xilinx  28nm  ASIC  ASSP  

WCDMA/GSM核心網(wǎng)絡(luò )中的IP技術(shù)

  • 大多數移動(dòng)運營(yíng)商已經(jīng)在網(wǎng)絡(luò )中引入了基于分組的傳輸技術(shù)。無(wú)論是通過(guò)WAP服務(wù)器接入企業(yè)網(wǎng),運營(yíng)商變成互聯(lián)網(wǎng)業(yè)務(wù)提供商,還是建立GPRS網(wǎng)絡(luò ),IP網(wǎng)絡(luò )都正在被引入。而與此同時(shí),有些運營(yíng)商則引入了異步轉移模式骨干網(wǎng)來(lái)
  • 關(guān)鍵字: 技術(shù)  IP  網(wǎng)絡(luò )  核心  WCDMA/GSM  

智能卡控制器IP核的設計與實(shí)現

  • 摘要:本文介紹了一款兼容ISO7816-3協(xié)議的智能卡控制器IP核。該IP核能實(shí)現對智能卡的探測、電源管理、復位和...
  • 關(guān)鍵字: ASIC  ISO7816  智能卡  IP核  Verilog  語(yǔ)言  

基于H.323協(xié)議的IP視頻會(huì )議服務(wù)質(zhì)量技術(shù)

  • 近年來(lái),基于H.323的IP視頻會(huì )議系統得到了很大的發(fā)展,已經(jīng)具備了公眾運營(yíng)的條件,而實(shí)現這一條件,服務(wù)質(zhì)量是關(guān)鍵。本文從兩個(gè)層面:網(wǎng)絡(luò )層面和業(yè)務(wù)層面給出了IP視頻會(huì )議的服務(wù)質(zhì)量技術(shù)?!?關(guān)鍵詞:H.323;IP視頻會(huì )
  • 關(guān)鍵字: 會(huì )議服務(wù)  質(zhì)量  技術(shù)  視頻  IP  H.323  協(xié)議  基于  

基于PCI IP核的碼流接收卡的設計

  • 基于PCI IP核的碼流接收卡的設計,本文介紹了一種基于A(yíng)ltera公司的PCI接口IP核的DVB碼流接收系統的硬件設計方案及設計要點(diǎn)的分析。該設計采用Altera公司的新一代FPGA芯片EP1C12和PCI IP核以及高速串行數據通信接收芯片,實(shí)現DVB-ASI信號的接收。
    關(guān)鍵
  • 關(guān)鍵字: 設計  接收  IP  PCI  基于  

ASIC和FPGA的優(yōu)勢與劣勢

  • ASIC和FPGA的優(yōu)勢與劣勢,ASIC和FPGA具有不同的價(jià)值主張,在作出選擇前必須仔細評估。兩種種技術(shù)對比。這里介紹了ASIC和FPGA 的優(yōu)勢與劣勢:FPGA與ASIC的設計優(yōu)勢
    FPGA 的設計優(yōu)勢
  • 關(guān)鍵字: 劣勢  優(yōu)勢  FPGA  ASIC  

精確時(shí)鐘同步確保IP網(wǎng)電信級特性

  • 回顧以太網(wǎng)同步技術(shù)的發(fā)展,我們曾在以太網(wǎng)上用過(guò)互聯(lián)網(wǎng)網(wǎng)絡(luò )時(shí)間協(xié)議NTP(Network Time Protocol)技術(shù),簡(jiǎn)單網(wǎng)絡(luò )時(shí)間協(xié)議SNTP(Simple Network Time Protocol)技術(shù),GPS技術(shù)或用T1/E1和以太網(wǎng)組成混合網(wǎng)絡(luò )來(lái)增加以太網(wǎng)
  • 關(guān)鍵字: 電信  特性  IP  確保  時(shí)鐘  同步  精確  

新出現的SoC FPGA上的策略考慮

  • 集成了FPGA架構、硬核CPU子系統以及其他硬核IP的半導體器件SoCFPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”,它在今...
  • 關(guān)鍵字: SoC  FPGA  硬核  IP  嵌入式系統  Altera  

IP視頻監控系統存儲設備選型指導

  • 近年來(lái),模擬視頻監控系統的市場(chǎng)份額在不斷縮水,正如人們所期望的,IP視頻監控逐漸深入人心。確實(shí),IP視頻監控解決了傳統監控布線(xiàn)繁瑣的問(wèn)題,可是它也帶來(lái)了新的問(wèn)題?! ∧M攝像機達到650線(xiàn)便已是最高水平,然而
  • 關(guān)鍵字: 選型  指導  存儲設備  監控系統  視頻  IP  

SPI IP核及其在微投影系統中的應用

  • 摘要:介紹了SPI總線(xiàn)控制器IP核的硬件結構與應用方法,并著(zhù)重介紹了該IP核在微投影系統中的使用,以完成微顯示芯片的初始化。實(shí)驗表明,該SPI總線(xiàn)接口使用靈活,便于移植,并且穩定可靠。
    關(guān)鍵詞:SPI總線(xiàn)控制器;N
  • 關(guān)鍵字: 系統  應用  投影  及其  IP  SPI  

FreeARM7 IP核的微處理器邏輯擴展與驗證

  • 摘要:介紹了FreeARM7 IP核的基本概況及其接口特點(diǎn),以L(fǎng)PC2101為原型對該IP核進(jìn)行了擴展。結合USB 1.1設備控制器IP核和自定制硬件邏輯,構建了一種微控制器功能驗證回路。在主機端開(kāi)發(fā)了驗證程序、驅動(dòng)和通信軟件。
  • 關(guān)鍵字: 擴展  驗證  邏輯  微處理器  IP  FreeARM7  

基于Wishbone總線(xiàn)的UART IP核設計

  • 摘要:介紹了一種基于Wishbone總線(xiàn)的UART IP核的設計方法。該設計采用了自頂向下的模塊化劃分和有限狀態(tài)機相結合的方法,由于其應用了標準的Wishbone總線(xiàn)接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證
  • 關(guān)鍵字: IP  設計  UART  總線(xiàn)  Wishbone  基于  
共1314條 45/88 |‹ « 43 44 45 46 47 48 49 50 51 52 » ›|

asic ip介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic ip!
歡迎您創(chuàng )建該詞條,闡述對asic ip的理解,并與今后在此搜索asic ip的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>