EEPW首頁(yè) >>
主題列表 >>
verisilicon
verisilicon 文章 進(jìn)入verisilicon技術(shù)社區
綠色芯片設計勢在必行
- 隨著(zhù)電子技術(shù)的飛速發(fā)展，功耗問(wèn)題正日益成為VLSI系統實(shí)現的一個(gè)限制因素，低功耗設計中的低電壓設計、低電流設計以及相應的軟硬件設計，已成為各公司競相研究的重要領(lǐng)域。在3月18日舉行的“IC設計研討會(huì )”上，綠色設計幾乎成為產(chǎn)品競爭力的代名詞。
- 關(guān)鍵字： VeriSilicon 低功耗 綠色設計
VERISILICON加盟“功耗前鋒倡議”加速高級低功耗設計
- 世界級ASIC設計晶圓廠(chǎng)及定制解決方案供應商VeriSilicon Holdings Co., Ltd.（VeriSilicon）“已經(jīng)加盟功耗前鋒倡議”（ Power Forward Initiative，PFI），計劃為其ASIC客戶(hù)提供基于通用功率格式（Common Power Format，CPF）的設計解決方案。 VeriSilicon采用Cadence低功耗解決方案，是業(yè)界領(lǐng)先的完整的設計流程，以Si2標準的CPF為基礎，貫穿邏輯設計、驗證、實(shí)現等技術(shù)。這種針
- 關(guān)鍵字： 晶圓 VeriSilicon ASIC 低功耗 CPF
借助ENCOUNTER VERISILICON成功出帶
- Cadence Encounter數字IC設計平臺用于160萬(wàn)門(mén)的SoC設計，并實(shí)現了自動(dòng)化的倒裝片設計流程 Cadence設計系統有限公司近日宣布，世界領(lǐng)先的ASIC設計代工廠(chǎng)商VeriSilicon Holdings Co., Ltd.公司通過(guò)采用基于Cadence® Encounter®數字IC設計平臺的自動(dòng)化倒裝片設計流程，實(shí)現了一個(gè)復雜、高速SoC倒裝片的成功出帶。這是VeriSilicon公司首次實(shí)現SoC的成功流片，并已投入量
- 關(guān)鍵字： ENCOUNTER VERISILICON 出帶
| 共3條 1/1 1 |
verisilicon介紹
您好，目前還沒(méi)有人創(chuàng )建詞條verisilicon!
歡迎您創(chuàng )建該詞條，闡述對verisilicon的理解，并與今后在此搜索verisilicon的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對verisilicon的理解，并與今后在此搜索verisilicon的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473