EEPW首頁(yè) >>
主題列表 >>
設計
設計 文章 進(jìn)入設計技術(shù)社區
基于TOP234Y和8051的多路開(kāi)關(guān)電源設計
- 分析一種采用TOP234Y型多功能單片機開(kāi)關(guān)電源與8051型單片機結合設計多路開(kāi)關(guān)電源的方案，同時(shí)介紹TOP34Y的內部結構及工作原理，給出該開(kāi)關(guān)電源的主電路及外圍電路的設計方法。
- 關(guān)鍵字： 設計 開(kāi)關(guān)電源 TOP234Y 基于
QuickLogic推出嵌入式SDIO IP和SDIO設計
- QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進(jìn)一步縮短客戶(hù)產(chǎn)品設計的時(shí)間，QuickLogic同時(shí)還提供基于Eclipse II QL8325和QL8150 的SDIO參考設計。 QuickLogic所
- 關(guān)鍵字： IP QuickLogic SDIO 嵌入式 設計
Lattice可簡(jiǎn)化時(shí)鐘網(wǎng)絡(luò )設計
- Lattice半導體公司為高性能通訊和計算產(chǎn)品推出第二代零延時(shí)時(shí)鐘發(fā)生器，它可產(chǎn)生20個(gè)時(shí)鐘輸出，每個(gè)輸出的轉換率都可以獨立編程，提供標準輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統可從參考輸入綜合多種時(shí)鐘頻率。 該發(fā)生器基于非易失系統內E2CMOS，與該公司第一代ispClock5600器件兼容，但增加了很多新功能，各種參數性能也有了顯著(zhù)改進(jìn)。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時(shí)鐘頻率。輸
- 關(guān)鍵字： Lattice 可 設計 時(shí)鐘 網(wǎng)絡(luò )
設計介紹
您好，目前還沒(méi)有人創(chuàng )建詞條設計!
歡迎您創(chuàng )建該詞條，闡述對設計的理解，并與今后在此搜索設計的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對設計的理解，并與今后在此搜索設計的朋友們分享。 創(chuàng )建詞條
設計相關(guān)帖子
設計資料下載
設計專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473