<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> 現場(chǎng)可編程門(mén)陣列(fpga)

現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區

FPGA,新基建的“芯”推力

  • 新基建是數字技術(shù)的基礎設施,具有發(fā)展速度快、技術(shù)含量高等特點(diǎn),隨著(zhù)新技術(shù)新應用層出不窮,其對計算、架構、協(xié)議、接口的動(dòng)態(tài)更新提出了新的需求,因此,對底層芯片提出了新的考驗。FPGA具有軟硬件可編程、接口靈活、高性能等優(yōu)勢,能夠滿(mǎn)足高新技術(shù)對于計算和連接的需求。那么,新基建將為FPGA帶來(lái)哪些市場(chǎng)增量?又將提出怎樣的技術(shù)挑戰?我國FPGA企業(yè)該如何抓住新基建帶來(lái)的發(fā)展機遇?新基建將大幅拉動(dòng)FPGA新需求新基建是以技術(shù)創(chuàng )新和信息網(wǎng)絡(luò )為基礎,來(lái)推動(dòng)基礎設施體系的數字轉型、智能升級以及融合創(chuàng )新等。在原型設計、協(xié)議
  • 關(guān)鍵字: FPGA  新基建  基礎設施  

屢被制裁,俄尖端武器卻為何沒(méi)有“芯片危機”?

  • 俄羅斯經(jīng)受了西方一輪又一輪的制裁,卻仍能在芯片短板之下推出一批又一批的尖端武器,那么,沒(méi)有高端芯片對武器先進(jìn)性影響究竟多大?俄采取了哪些措施彌補沒(méi)有高端芯片帶來(lái)的缺陷呢?
  • 關(guān)鍵字: 芯片  DSP  FPGA  

貿澤電子宣布與Trenz Electronic簽訂全球分銷(xiāo)協(xié)議

  • 專(zhuān)注于引入新品的全球電子元器件授權分銷(xiāo)商貿澤電子? (?Mouser Electronics?)? 近日與?Trenz Electronic?簽署了全球分銷(xiāo)協(xié)議。Trenz Electronic是工業(yè)級多處理器片上系統 (MPSoC) 模塊化系統(SoM) 制造商,簽約后,貿澤將分銷(xiāo)Trenz Electronic公司基于Xilinx FPGA的一系列工業(yè)級MPSoC SoM。這些精選的SoM作為高性能解決方案,為所有板載電壓提供強大的開(kāi)關(guān)&nb
  • 關(guān)鍵字: MPSoC  SoM  FPGA  

時(shí)鐘芯片在5G中的重要作用

  •   James?Wilson?(Silicon?Labs時(shí)鐘產(chǎn)品總經(jīng)理)  1 從時(shí)鐘角度看5G的特點(diǎn)  為了在全球范圍內提供5G網(wǎng)絡(luò )連接和覆蓋,服務(wù)提供商們正在部署更多的無(wú)線(xiàn)設備,從大容量的宏基站到專(zhuān)注于擴展網(wǎng)絡(luò )覆蓋范圍的小基站和毫米波解決方案。與4G網(wǎng)絡(luò )將射頻和基帶處理放在一起不同,5G將這些資源分布在整個(gè)網(wǎng)絡(luò )中,因此需要更大容量、更低延遲的前傳和回傳解決方案。如此廣泛的應用需要大量的時(shí)鐘發(fā)生器、時(shí)鐘緩沖器、時(shí)鐘去抖芯片、網(wǎng)絡(luò )同步器和振蕩器,來(lái)提供必要的時(shí)鐘發(fā)生和分配功能。此外,5G網(wǎng)絡(luò )有一個(gè)共同的需
  • 關(guān)鍵字: 202006  Silicon Labs  FPGA  

生而為速,Xilinx專(zhuān)為聯(lián)網(wǎng)和存儲加速優(yōu)化推出全新 Virtex UltraScale+ VU23P FPGA

  • 自適應和智能計算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)近日宣布推出專(zhuān)為聯(lián)網(wǎng)和存儲加速而優(yōu)化的 UltraScale+??FPGA 產(chǎn)品系列最新成員??Virtex??UltraScale+??VU23P FPGA?,通過(guò)獨特方式綜合多種資源,實(shí)現了更高效率數據包處理和可擴展的數據帶寬,致力于為聯(lián)網(wǎng)和存儲應用突破性的性能。在數據指數級增長(cháng)對智能化、靈活應變的網(wǎng)絡(luò )和數據中心解決方案提出極高要求的今天,全新 VU23P FPGA
  • 關(guān)鍵字: RAM  FPGA  

Teledyne e2v開(kāi)發(fā)高速數據轉換平臺,以配合最新的Xilinx現場(chǎng)可編程門(mén)陣列器件

  • 近日,為響應可編程邏輯技術(shù)的不斷發(fā)展,Teledyne e2v進(jìn)一步增強了其?數據轉換器?產(chǎn)品組合以及支持它們運作的高速SERDES技術(shù)。為了輔助Xilinx熱門(mén)產(chǎn)品20nm Kintex UltraScale KU060 FPGA,Teledyne-e2v現在可提供高度優(yōu)化的多通道模數轉換器(ADC)和數模轉換器(DAC)解決方案。它們有各種不同等級類(lèi)別可供選擇,最高級別是高可靠性耐輻射的宇航級,適用于衛星通信、地球觀(guān)測、導航和科學(xué)任務(wù)。每個(gè)新的數據轉換器都可以通過(guò)其集成的?
  • 關(guān)鍵字: ADC  DAC  FPGA  

萊迪思Nexus技術(shù)平臺:重新定義低功耗、小尺寸FPGA

  • 目錄第一部分|?萊迪思Nexus重新定義低功耗FPGA第二部分|?萊迪思Nexus加速AI處理性能第三部分|?萊迪思Nexus FPGA提供高穩定性第四部分|?小尺寸不在話(huà)下第五部分|?萊迪思Nexus技術(shù)平臺提供完善的系統解決方案第六部分|推出首款基于萊迪思Nexus的FPGA:CrossLink第七部分|?結論物聯(lián)網(wǎng)AI、嵌入式視覺(jué)、硬件安全、5G通信、工業(yè)和汽車(chē)自動(dòng)化等新興應用正在重新定義開(kāi)發(fā)人員設計網(wǎng)絡(luò )邊緣產(chǎn)品的硬件要求。為了支持這些應用
  • 關(guān)鍵字: PCB  FPGA  

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統Prodigy Cloud System

  • 國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設計自動(dòng)化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統 Prodigy Cloud System。這是為下一代 SoC 設計驗證需要而特別開(kāi)發(fā)的驗證仿真云系統,支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時(shí)間、地點(diǎn)的限制, 大幅縮短復雜 SoC的設計驗證流程。
  • 關(guān)鍵字: 國微思爾芯  FPGA  Prodigy Cloud System  

國微思爾芯發(fā)布全球首款FPGA驗證仿真云系統Prodigy Cloud System

  • 國微思爾芯(“S2C”), 全球領(lǐng)先的前端電子設計自動(dòng)化 (EDA) 供應商, 發(fā)布全球首款FPGA驗證仿真云系統 Prodigy Cloud System。這是為下一代 SoC 設計驗證需要而特別開(kāi)發(fā)的驗證仿真云系統,支持業(yè)界最大容量的 FPGA 元件 Xilinx Virtex? UltraScale? VU440 和 Intel? Stratix? 10 GX 10M, 可因需求擴充搭載的容量, 不受時(shí)間、地點(diǎn)的限制, 大幅縮短復雜 SoC的設計驗證流程。
  • 關(guān)鍵字: 國微思爾  FPGA  Prodigy Cloud System  

一種提高微顯示器顯示分辨率的動(dòng)態(tài)子像素組合方法及FPGA實(shí)現

  •   胡子輝,黃嵩人,陳奕星(1.湘潭大學(xué)物理與光電學(xué)院,湖南省,湘潭市,411105;2.南京芯視元電子有限公司?南京市)  摘?要:增強現實(shí)(AR)技術(shù)是一種將虛擬信息與真實(shí)世界巧妙融合的技術(shù),被視為智能手機之后的下一代終端形態(tài)。增強現實(shí)其中的一個(gè)關(guān)鍵技術(shù)就是微顯示技術(shù),目前微顯示技術(shù)發(fā)展的瓶頸在于如何使顯示芯片尺寸做小而分辨率做高。本文提出了一種提高顯示分辨率的動(dòng)態(tài)子像素組合方法,并在現場(chǎng)可編程邏輯門(mén)陣列(FPGA)上實(shí)現電路。通過(guò)對原圖像進(jìn)行數據處理,將一幀原圖像分成跟顯示屏物理分辨率一致的四個(gè)子幀
  • 關(guān)鍵字: 202005  增強現實(shí)  微顯示  分辨率  FPGA  

實(shí)測!AlexNet卷積核在FPGA占90%資源仍跑750MHz 算力達288萬(wàn)張圖像/秒

  • 本文將重點(diǎn)描述基于A(yíng)lexNet的2D卷積核的實(shí)例應用。
  • 關(guān)鍵字: MLP  FPGA  

BittWare推出新型TeraBox FPGA加速邊緣服務(wù)器

  • 近日,?Molex旗下BittWare 公司?是企業(yè)級 FPGA 加速器產(chǎn)品領(lǐng)域一家領(lǐng)先的供應商,現推出全新的 TeraBox? 200DE 邊緣服務(wù)器。TeraBox 服務(wù)器產(chǎn)品系列是專(zhuān)為數據中心提供的領(lǐng)先產(chǎn)品,而TeraBox 200DE 是構建在此成功基礎之上另一創(chuàng )新,實(shí)現了世界一流的FPGA加速功能,可部署在邊緣應用所需的更具挑戰性的惡劣環(huán)境之下。200DE是一種小體積的 2U 短深服務(wù)器,以新型的戴爾 PowerEdge? XE2420 為基礎??梢蕴畛湟幌盗械?BittWa
  • 關(guān)鍵字: 加速器  FPGA  

賽靈思攜手 Nimbix 與三星提速云應用

  • 現代數據中心成功的要訣是:大規模提供尖端加速計算平臺,從而使世界各地的開(kāi)發(fā)者與解決方案提供商都能被覆蓋到。在過(guò)去十年里,云計算已運用并行計算來(lái)提高性能,這種方法需要將求解過(guò)程分解成多個(gè)并行任務(wù),以充分利用所有計算單元。以GPU 為代表的并行計算加速器,其中含有多達 2,000 個(gè)計算單元。我們不妨將它想象成一個(gè)塞滿(mǎn)小黃人的小型棒球場(chǎng),每個(gè)小黃人代表 100 萬(wàn)個(gè)邏輯門(mén)。一旦出現某個(gè)問(wèn)題不支持所有小黃人同時(shí)并行工作完成求解,諸如 GPU 這樣的并行計算加速器就會(huì )面臨嚴重的性能局限。的確,一些類(lèi)型的問(wèn)題非常適
  • 關(guān)鍵字: FPGA  GPU  

基于LabVIEW FPGA的數據傳輸技術(shù)

  • 代華斌,秦占陽(yáng) (中國科學(xué)院?西安光學(xué)精密機械研究所,陜西?西安?710075)摘? 要:數據傳輸就是依照適當的規程,經(jīng)過(guò)一條或多條鏈路,在數據源和數據宿之間傳送數據的過(guò)程。也表 示借助信道上的信號將數據從一處送往另一處的操作?;贚abVIEW FPGA數據傳輸技術(shù)是基于網(wǎng)絡(luò )傳輸的一 種,它具有TCP傳輸和UDP傳輸兩種方式,為了保證傳輸過(guò)程中不產(chǎn)生數據丟失,本文通過(guò)重新構造數據類(lèi)型 并通過(guò)打包與接包的方式進(jìn)行數據交換,保證了數據在高速采樣條件下的連續性與穩定性,為底層FPGA硬件 向上位機數據交換提供
  • 關(guān)鍵字: 202004  FPGA  abview  TCP/IP  UDP  數據復用  

FPGA及IP在邊緣智能中的機會(huì )

  •   Bob?Siller?(Achronix公司?產(chǎn)品營(yíng)銷(xiāo)總監)  1 FPGA助力智能物聯(lián)網(wǎng)  多種AI應用需要不斷加速,包括:視頻、圖像和語(yǔ)音識別;數據壓縮;加密與解密;自然語(yǔ)言處理;工業(yè)物聯(lián)網(wǎng);汽車(chē)駕駛員輔助系統;低延遲邊緣推理;智能網(wǎng)卡和服務(wù)器加速?! ≡谶@些應用中,我們看到對性能的需求日益增長(cháng),從而產(chǎn)生了許多全新的、創(chuàng )新的系統架構。業(yè)界對硬件加速平臺的需求不斷增加,以釋放CPU周期,從而提供更好的系統總體擁有成本。微軟、谷歌、亞馬遜、蘋(píng)果和特斯拉等終端設備制造商已開(kāi)始為其特定的AI應用工作負載開(kāi)
  • 關(guān)鍵字: 202004  FPGA  智能物聯(lián)網(wǎng)  AI  
共6384條 20/426 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|

現場(chǎng)可編程門(mén)陣列(fpga)介紹

您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng )建詞條
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>