數字電路測試 文章 進(jìn)入數字電路測試技術(shù)社區

低功耗制造測試的設計-第一部分

• 完全的數字電路測試方法通常能將動(dòng)態(tài)功耗提高到遠超出其規范定義的范圍。如果功耗足夠大，將導致晶圓檢測或預老化(pre-burn-in)封裝測試失效，而這需要花大量的時(shí)間和精力去調試。當在角落條件(corner conditions)下測試超大規模SoC時(shí)這個(gè)問(wèn)題尤其突出，甚至會(huì )使生產(chǎn)線(xiàn)上出現不必要的良率損失，并最終減少制造商的毛利。避免測試功耗問(wèn)題的最佳途徑是在可測試性設計(DFT)過(guò)程中結合可感測功率的測試技術(shù)。本文將首先介紹動(dòng)態(tài)功耗與測試之間的關(guān)系，以說(shuō)明為何功率管理現在比以往任何時(shí)候都迫切；然后介紹兩
• 關(guān)鍵字： ATPG  DFT  數字電路測試