<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >>  altera

FPGA最小系統之:最小系統電路分析

  • FPGA的管腳主要包括:用戶(hù)I/O(User I/O)、配置管腳、電源、時(shí)鐘及特殊應用管腳等。其中有些管腳可有多種用途,所以在設計FPGA電路之前,需要認真的閱讀相應FPGA的芯片手冊。
  • 關(guān)鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統  

FPGA最小系統之:最小系統的概念

  • FPGA最小系統是可以使FPGA正常工作的最簡(jiǎn)單的系統。它的外圍電路盡量最少,只包括FPGA必要的控制電路。一般所說(shuō)的FPGA的最小系統主要包括:FPGA芯片、下載電路、外部時(shí)鐘、復位電路和電源。如果需要使用NIOS II軟嵌入式處理器還要包括:SDRAM和Flash。一般以上這些組件是FPGA最小系統的組成部分。
  • 關(guān)鍵字: FPGA最小系統  Altera  NiosII  Flash  SDRAM  

滿(mǎn)足28nm迫切的低功耗需求

  • Altera低功耗28-nm器件的優(yōu)點(diǎn)包括,降低產(chǎn)品成本,降低或者放寬功耗預算,較低的散熱要求,能夠滿(mǎn)足更多的市場(chǎng)需求,在同樣的散熱和功耗預算內進(jìn)一步提高性能等。采用最全面的方法降低28-nm產(chǎn)品的功耗,Altera幫助設計人員滿(mǎn)足了迫切的低功耗需求。
  • 關(guān)鍵字: Altera  28nm  FPGA  

強強聯(lián)合,加速FPGA市場(chǎng)的發(fā)展

  •   英特爾(Intel)完成對Altera收購后,原Altera SoC開(kāi)發(fā)人員論壇(ASDF)更名為英特爾SoC FPGA開(kāi)發(fā)人員論壇(ISDF)。2016年11月8日,ISDF在京舉行。大會(huì )上,Intel公司全球副總裁兼中國區總裁楊旭做了主題演講,介紹了未來(lái)Intel公司關(guān)于SoC FPGA發(fā)展戰略,會(huì )后Intel公司可編程解決方案事業(yè)部(PSG)SoC FPGA產(chǎn)品營(yíng)銷(xiāo)資深總監Chris Balough也對可編程解決方案事業(yè)部(PSG)及FPGA今后的發(fā)展做了詳細的解剖。   繼續保持Altera
  • 關(guān)鍵字: 英特爾  Altera  

基于A(yíng)ltera cyclone V SOC的JPEG編碼分析

  • H.264等視頻壓縮算法在視頻會(huì )議中是核心的視頻處理算法,它要求在規定的短時(shí)間內,編解碼大量的視頻數據,目前主要都是在DSP上運行。未來(lái)在添加4k*2k、H.265編解碼等功能,并要求控制一定成本的情況下,面臨DSP性能瓶
  • 關(guān)鍵字: altera  Cyclone V SoC  FPGA  DSP  

基于A(yíng)ltera浮點(diǎn)IP核實(shí)現浮點(diǎn)矩陣相乘運算的改進(jìn)設計

  • 嵌入式計算作為新一代計算系統的高效運行方式,應用于多個(gè)高性能領(lǐng)域,如陣列信號處理、核武器模擬、計算流體動(dòng)力學(xué)等。在這些科學(xué)計算中,需要大量的浮點(diǎn)矩陣運算。而目前已實(shí)現的浮點(diǎn)矩陣運算是直接使用VHDL語(yǔ)言編
  • 關(guān)鍵字: Altera  浮點(diǎn)  IP核  點(diǎn)矩陣    

Altera SoC FPGA:體系結構的重要性

  • SoC FPGA器件在一個(gè)器件中同時(shí)集成了處理器和FPGA體系結構。將兩種技術(shù)合并起來(lái)具有很多優(yōu)點(diǎn),包括更高的集成度、更低的功耗、更小的電路板面積,以及處理器和FPGA之間帶寬更大的通信等等。這一同類(lèi)最佳的器件發(fā)揮了
  • 關(guān)鍵字: Altera  SoC  FPGA  

從業(yè)績(jì)來(lái)看,賽靈思已經(jīng)遠遠領(lǐng)先于A(yíng)ltera

  • Altera和賽靈思20年來(lái)都在FPGA這個(gè)窄眾市場(chǎng)激烈的競爭者,然而Peter Larson基于對兩個(gè)公司現金流折現法的研究表明,賽靈思是目前FPGA市場(chǎng)的絕對領(lǐng)先者。(http://seekingalpha.com/article/2008621-xilinx-appears-
  • 關(guān)鍵字: 賽靈思  Altera    FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

采用Altera 10代FPGA實(shí)現低延時(shí)小尺寸設計

  • 由于電子設計日漸復雜,設計人員通常需要采用各種不同類(lèi)型的功能,但他們無(wú)法具備所有的專(zhuān)業(yè)知識、資源和時(shí)間。這促使了半導體知識產(chǎn)權(SIP)市場(chǎng)的增長(cháng),預計2017年將達到57億美元。某些復雜設計使用的各種SIP模塊甚
  • 關(guān)鍵字: FPGA  低延遲  Altera  

Altera增強MAX II系列,進(jìn)一步拓展其CPLD應用

  • Altera公司宣布,提供工業(yè)級溫度范圍以及功耗更低的MAX IIZ器件,從而進(jìn)一步增強了MAX IIreg; CPLD系列。MAX IIZ CPLD完美的結合了邏輯密度、I/O和小外形封裝,靜態(tài)功耗降低了55%,非常適合低成本和低功耗應用。這
  • 關(guān)鍵字: Altera  MAX II  CPLD應用  

嵌入式閃存成就MAX 10 FPGA的系統價(jià)值

  • 30年的低成本創(chuàng )新中國有句俗話(huà)叫“30年河東,30年河西”,Altera在1984年發(fā)布了第一款非易失PLD EP300器件,30年間,可編程器件在性能上不斷發(fā)展甚至挑戰摩爾定律,工藝技術(shù)也有了長(cháng)足的進(jìn)步,電子設計領(lǐng)
  • 關(guān)鍵字: MAX10  FPGA  嵌入式閃存  Altera  

Altera高度集成的PowerSoC擴展了汽車(chē)級系列產(chǎn)品

  • AEC-Q100認證PowerSoC具有業(yè)界最小的引腳布局、出眾的效率,優(yōu)異的熱性能,以及高可靠性 。2014年10月17號,北京——Altera公司(NASDAQ: ALTR)今天宣布,九款Altera? Enpirion?電源芯片系統(PowerSoC)新
  • 關(guān)鍵字: Altera  PowerSoC  AEC-Q100  FPGA  IP  

FPGA+OpenCL雙劍合璧助力Altera進(jìn)軍數據中心

  • 半導體行業(yè)的趨勢是什么?在當前科技日新月異、需求層出不窮的背景下,芯片廠(chǎng)商如何找準自己的定位以不被時(shí)代淘汰?近日,EEWORLD記者有幸借助在硅谷舉辦的euroasia PRESS 拜訪(fǎng)Altera公司總部,并從Altera公司總裁、
  • 關(guān)鍵字: Altera  數據中心  FPGA  OpenCL  

Altera非易失FPGA如何在多領(lǐng)域提升系統價(jià)值

  • 非易失性FPGA以其低功耗、高性?xún)r(jià)比的特點(diǎn)在低成本FPGA市場(chǎng)中展露潛力。據Altera公司產(chǎn)品營(yíng)銷(xiāo)資深總監Patrick Dorsey介紹,全球FPGA一年的市場(chǎng)規模為50億美元,其中低成本FPGA約為15億美元,而非易失性FPGA則占低成
  • 關(guān)鍵字: 可編程器件    非易失FPGA    雙配置閃存    Altera  

Intel PSG有四大研發(fā)投資方向

  •   Altera于去年底并入Intel,如今有了新的名稱(chēng)——Intel PSG(英特爾可編程解決方案事業(yè)部),也獲得了Intel母公司的投資。不久前,該公司產(chǎn)品營(yíng)銷(xiāo)總監Patrick Dorsey稱(chēng)有四大研發(fā)投資方向?! ?.Stratix 10。是第一個(gè)在Intel 14nm工藝上生產(chǎn)的高端產(chǎn)品。Patrick展示了一個(gè)Stratix 10的機械測試芯片,是多硅片封裝(SIP)的芯片。圍繞在大芯片——FPGA周?chē)男⌒酒梢允荄RAM或其他芯片。這四個(gè)小DRAM會(huì )采用HBM的RAM把它封裝集成在里面,解
  • 關(guān)鍵字: Altera  Intel  Intel PSG  Patrick Dorsey  
共565條 2/38 « 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>