首頁(yè) > 新聞中心 > 嵌入式系統 > FPGA
計時(shí)控制在之前的實(shí)驗中我們掌握了如何進(jìn)行時(shí)鐘分頻、如何進(jìn)行數碼管顯示與按鍵消抖的處理,那么在本節實(shí)驗之中,我們將會(huì )實(shí)現一個(gè)籃球賽場(chǎng)上常見(jiàn)的24秒計時(shí)器。====硬件說(shuō)明====在之前的實(shí)驗中我們?yōu)樽x者詳細介紹過(guò)小腳丫MX......
Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png......
按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制,在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖,用按鍵完成更多的功能。====硬件說(shuō)明====按鍵是一種常用的電子開(kāi)關(guān),電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通......
按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制,在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖,用按鍵完成更多的功能。硬件說(shuō)明按鍵是一種常用的電子開(kāi)關(guān),電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通,松開(kāi)時(shí)則開(kāi)關(guān)斷......
在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘,接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。====硬件說(shuō)明====流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗,雖然邏輯比較簡(jiǎn)單,但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有......
在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘,接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。硬件說(shuō)明流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗,雖然邏輯比較簡(jiǎn)單,但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有很多種方法,在這......
隨著(zhù)大模型、高性能計算、量化交易和自動(dòng)駕駛等大數據量和低延遲計算場(chǎng)景不斷涌現,加速數據處理的需求日益增長(cháng),對計算器件和硬件平臺提出的要求也越來(lái)越高。發(fā)揮核心器件內部每一個(gè)計算單元的作用,以更大帶寬連接內外部存儲和周邊計算......
時(shí)鐘分頻在之前的實(shí)驗中我們已經(jīng)熟悉了小腳丫的各種外設,掌握了verilog的組合邏輯設計,接下來(lái)我們將學(xué)習時(shí)序邏輯的設計。====硬件說(shuō)明====時(shí)鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設計中使用頻率非......
時(shí)鐘分頻在之前的實(shí)驗中我們已經(jīng)熟悉了小腳丫的各種外設,掌握了verilog的組合邏輯設計,接下來(lái)我們將學(xué)習時(shí)序邏輯的設計。硬件說(shuō)明時(shí)鐘信號的處理是FPGA的特色之一,因此分頻器也是FPGA設計中使用頻率非常高的基本設計之......
數碼管顯示本實(shí)驗將會(huì )讓你熟悉小腳丫上最后一種有意思的外設七段數碼管。====硬件說(shuō)明====數碼管是工程設計中使用很廣的一種顯示輸出器件。一個(gè)7段數碼管(如果包括右下的小點(diǎn)可以認為是8段)分別由a、b、c、d、e、f、g......
43.2%在閱讀
23.2%在互動(dòng)