基于FPGA的多通道校準算法同步實(shí)現
作者：龔廣偉 韓方景 陳凡 國防科技大學(xué)電子科學(xué)與工程學(xué)院(湖南長(cháng)沙410073) 喬佩 長(cháng)沙理工大學(xué)(湖南長(cháng)沙410073)
時(shí)間：2009-07-08
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
表1為多通道校準算法的FPGA資源占用列表，從系統資源占用情況可以看出：多通道校準算法FPGA實(shí)現過(guò)程中，如果再加上前后端處理程序一起編譯，則輸入輸出端口將減少，資源占用也將減少，并不影響系統實(shí)現。其它各種資源占用量都較少，完全符合FPGA設計要求。
本文引用地址：http://dyxdggzs.com/article/96056.htm
FPGA布局布線(xiàn)后的仿真波形如圖4、圖5所示。
從仿真結果(圖4，圖5)和ISE 8.2i的綜合報告可知，該校正模塊的最高時(shí)鐘頻率達到102.5MHz。
最后，由MATLAB仿真和FPGA布局布線(xiàn)后仿真得到的權值，經(jīng)過(guò)MATLAB仿真形成新的方向圖，如圖6所示，可以看出，兩種方向圖基本一致。因此，基于FPGA的多通道校準同步算法的實(shí)現完全符合系統要求。
功分器相關(guān)文章:功分器原理
評論