"模擬-綜合"涵蓋了幾種旨在提高工程師設計模擬電路效率的方法。
——
加入技術(shù)交流群
現在，半導體制造工藝的進(jìn)步已使晶體管的尺寸縮小到極小，因此設計師必須考慮到設計的物理特性問(wèn)題。物理綜合工具是對邏輯綜合的一種補充，物理綜合工具允許設計師規定電氣和物理參數，以指導布局布線(xiàn)工具。這些工具使用起來(lái)要比邏輯綜合工具困難，原因是它們需要有關(guān)電氣寄生效應和制造工藝方面的知識才能提供所需的指令。工具遵循設計師的指令工作，并在生成和調整實(shí)現設計的邏輯門(mén)序列時(shí)考慮到物理隱含義。大多數線(xiàn)寬為 180 納米及180納米以下的設計均要求采用物理綜合。物理綜合應用上的復雜性與工程師使用模擬綜合時(shí)遇到的困難類(lèi)似。當一個(gè)產(chǎn)品要求從計算系統轉向通信系統時(shí)，設計公司的生產(chǎn)效率就會(huì )下降，這是因為一個(gè)設計中的模擬部分的效率不會(huì )像數字設計那樣達到很高的效率。
電子工業(yè)要持續增長(cháng)，就要大大提高模擬設計的效率?；旌闲盘柶骷梢蕴峁C械系統與計算系統之間的接口，并能實(shí)現通信系統的互連。最近三年，幾家新公司瞄準了模擬綜合市場(chǎng)。就像任何開(kāi)創(chuàng )性工作那樣，模擬綜合市場(chǎng)也是好壞參半，模擬綜合領(lǐng)域沒(méi)有提供一種統一的解決問(wèn)題的方法。多數早期的供應商均在重新審視其營(yíng)銷(xiāo)方式。
模擬設計與綜合
模擬設計比數字設計難度大、費時(shí)間。模擬設計師的人數也遠遠少于數字設計師，因此，隨著(zhù)混合信號設計數量的增加，生產(chǎn)率便成了瓶頸。工程師設計模擬電路的方法是，先輸入原理圖，再利用原理圖編輯程序的特性和標示功能來(lái)確定各個(gè)元件的規模并為它們設定偏置。為了對設計進(jìn)行仿真以觀(guān)測其工作特性，工程師必須研制測試臺，設定工作目標，進(jìn)行仿真，必要時(shí)修改電路，然后再重復以上過(guò)程，直到達到設計目標為止。由于模擬仿真屬計算密集型，這一仿真過(guò)程所需時(shí)間比數字仿真長(cháng)。工程師一旦定下某一電路，就必須把網(wǎng)表提供給布局布線(xiàn)和提取工具，以完成設計過(guò)程。模擬綜合工具可加快設計的仿真，優(yōu)化設計過(guò)程，節省大量的時(shí)間（參考文獻1）。模擬綜合與數字綜合迥然不同。數字綜合使用它在單元庫中找到的單元來(lái)實(shí)現所需功能，從而把對一個(gè)功能塊集的描述映射成一個(gè)門(mén)電路序列。每個(gè)單元庫都是某個(gè)芯片制造廠(chǎng)和某種工藝專(zhuān)用的，但這些單元都是門(mén)級電路，而不是晶體管級電路。由于設計師必須直接用晶體管和基礎無(wú)源器件來(lái)實(shí)現設計，所以模擬綜合沒(méi)有單元庫。模擬綜合從實(shí)現某一模擬功能的一個(gè)通用電路開(kāi)始，例如鎖相環(huán)(PLL)、模/數變換器(ADC)、數/模變換器(DAC)或諧振器。它生成能最佳滿(mǎn)足設計師設定的參數和目標的實(shí)現程序。在這個(gè)過(guò)程中，它可能產(chǎn)生成百上千個(gè)電路實(shí)例。該方法的優(yōu)點(diǎn)是，沒(méi)有經(jīng)過(guò)模擬設計培訓的設計工程師只要選擇一個(gè)模板并輸入工作要求和合適的過(guò)程參數，即可生成混合信號設計的模擬部分。如果邏輯設計師對闡述所需電路的性能的基本物理和電氣定律有所了解，這種方法很有用。而對于許多數字設計師來(lái)講，這種培訓要求他們更新電子學(xué)方面的知識。
最初推出的模擬綜合工具是一種由功能模板、試驗臺生成程序、仿真程序和評估程序組成的系統。評估程序可以決定結果是否達到了目標，系統是否需要修改某些參數并重新執行此過(guò)程。在修改參數時(shí)，工具可以采用隨機算法，如Monte Carlo，也可以使用更精確的以先前結果為決策依據的試探性算法。市場(chǎng)結果產(chǎn)生了若干產(chǎn)品系列，這些產(chǎn)品都力圖提高模擬設計的生產(chǎn)率。你現在仍然可以找到采用這些方法來(lái)解決問(wèn)題的模擬綜合產(chǎn)品。你可能會(huì )發(fā)現有些供應商銷(xiāo)售IP（知識產(chǎn)權）功能塊和工具，并使之符合你的要求。此外，你還可以使用現場(chǎng)可編程模擬陣列(FPAA)。
綜合工具
ADA（模擬設計自動(dòng)化）公司用其Genius系列產(chǎn)品來(lái)解決模擬綜合問(wèn)題。這些工具與Cadence公司、Mentor公司和 Synopsys公司的模擬設計環(huán)境相整合。在電路拓撲、試驗臺和過(guò)程模型文件給定的情況下，創(chuàng )新的Genius產(chǎn)品允許設計師尋求一組有可能使用的方法。這種綜合引擎利用模板庫的輸入和客戶(hù)提供的模擬仿真程序，產(chǎn)生能符合設計目標的結果。它使用智能系統算法來(lái)達到以下四個(gè)目標--局部參數、全局參數、拓撲選擇參數或完全結構綜合--之一，具體視設計師的選擇而定（參考文獻2）。該系統并行生成多個(gè)候選結果，并將它們保存在工程師可利用Explorer Genius來(lái)瀏覽的數據庫中。該產(chǎn)品采用多種方法來(lái)使結果可視化，從而便于選擇供最終驗證的候選結果。你一旦找到了結果，就可以把它保存在你的IP數據庫中。這一功能使用戶(hù)增強綜合工具使用的模板數據庫，并能使設小組和設計公司開(kāi)發(fā)專(zhuān)用的IP數據庫。
另一家供應商Antrim設計公司修改了它的經(jīng)營(yíng)目標，即從行為模擬仿真供應商轉變?yōu)槟M和混合信號電路開(kāi)發(fā)平臺供應商。該公司用的Aptivia開(kāi)放式平臺適用于規范驅動(dòng)的混合信號設計，它提供了一種分析、表征和驗證模擬和混合電路的自動(dòng)化方法。設計師可以測定設計特性，生成和運行試驗臺，進(jìn)行各種試驗，分析結果，然后完成對工作規范和性能規范是否可行的驗證。該工具使用 Antrim 公司的Burst Licensing仿真功能來(lái)支持分布式處理，從而可以利用處理器在網(wǎng)絡(luò )上并行地運行許多試驗臺和進(jìn)行試驗。設計師既可用人工方法尋求生成的途徑，也可以使用供選擇的綜合－優(yōu)化模塊。這一引擎使用一個(gè)模板數據庫，可進(jìn)行交流分析、直流分析、瞬態(tài)分析和噪聲分析，并可監視用戶(hù)所選擇參數的測量值。你可使用 OmniSim 仿真程序來(lái)評估候選電路。用戶(hù)可為要使用的仿真程序提供激勵文件，并可獲取所得結果的最終網(wǎng)表。
與卡內基－梅?。–arnegie-Mellon）大學(xué)（匹茲堡）有著(zhù)技術(shù)交往的 Neolinear 公司完成了模擬/射頻設計師所面臨的三項勞動(dòng)密集型任務(wù)：通過(guò)確定與工作規范有關(guān)的合適器件的寬度、長(cháng)度和m系數來(lái)制定電路拓撲的規格；把已定規模的電路拓撲轉換成物理布局；按照設計流程中的設計規則和制造工藝檢驗設計。NeoCircuit 和 NeoCircuit RF 使用用戶(hù)提供的模擬仿真程序來(lái)為模擬和射頻原理圖分別設定規模和偏置，以驗證向既定目標逼近的情況。NeoCell對所選定的電路自動(dòng)布局布線(xiàn)。一旦完成布局設計就可以使用 NeoCircuit 或 NeoCircuit RF 來(lái)驗證所提取的帶有寄生參數值的網(wǎng)表。Neolinear 公司已經(jīng)與 Cadence 公司達成一項獨家經(jīng)銷(xiāo)協(xié)議。根據此項協(xié)議，Cadence 公司是 NeoCell 的獨家經(jīng)銷(xiāo)商,而且Neolinear公司的所有產(chǎn)品都與Cadence 公司的產(chǎn)品整合在一起(圖1)。
只要觀(guān)察一下Neolinear 公司的m系數處理方法的一個(gè)側面，就可以對模擬綜合的復雜性有所了解。至于m系數的定義，目前尚無(wú)權威的工業(yè)標準。工藝文件通常描述用來(lái)鑒定某個(gè)器件是否合格的w參數、l 參數和 m 參數。比較常用的定義將 m 用作乘數，表示有 m 個(gè)各自獨立的并行器件。然而，實(shí)際上這種用法主要取決于設計公司以及工程師建立成套工藝開(kāi)發(fā)工具（PDK）的方法。PDK包括工程師從原理圖到布局驗證所需的一切工具。它包含有器件模型、設計規則、層映射和有關(guān)布局的其它信息。許多PDK還包括電子設計自動(dòng)化（EDA）供應商專(zhuān)有信息（如 Cadence公司的 P-單元）和布局與原理圖對比檢驗工具的提取板（如 Cadence公司的 Assura）。你可以配置Neolinear公司的各種工具，以適合你的PDK。一個(gè)設置文件可使你規定 m 是指 "并行器件數目"、"條紋寬度"，還是指"器件中指狀元件數目"。用來(lái)生成總寬度的條紋數目決定指狀元件數目。假設你希望w/l 等于 800/10。在一些成套工具中，你說(shuō) 800/10和m,意指你想要 10 個(gè)器件，每個(gè)器件的w/l 為 80/10。在另一些成套工具中，同樣的輸入將會(huì )給出10 個(gè)800/10 器件，結果得到的 w/l 等于 8000/10。然而，在其他成套工具中，你可以獨立于總寬度來(lái)確定條紋寬度，因此PDK可間接計算出指狀元件的有效數目。 Neolinear 公司接受對m系數的上述所有解釋?zhuān)⑹褂肞DK中的信息來(lái)選擇PDK處理設計時(shí)必須采用的語(yǔ)義。NeoCircuit 設置文件實(shí)質(zhì)上是設計環(huán)境中回叫功能的復制。譬如，當設計師把原理圖上FET器件的寬度增加一倍時(shí)，源極面積就翻一番。設置文件反映出這種變化。NeoCell 包括一個(gè)存儲設計規則的技術(shù)文件、用戶(hù)優(yōu)先選擇權（如，如何使器件交錯）和工藝參數。由于NeoCell文件必須包括專(zhuān)用工藝和專(zhuān)用布局布線(xiàn)的全部規則，所以它比NeoCircuit文件長(cháng)。
模板物有所值
斯坦福大學(xué)（美國加州）成立一個(gè)叫Barcelona Design(巴塞羅那設計公司)，專(zhuān)門(mén)研究有關(guān)模擬設計和凸面優(yōu)化算法的交叉功能邊界的確定。它為模擬綜合提供了創(chuàng )新的經(jīng)營(yíng)方法。該公司提供的綜合模板可以通過(guò)互聯(lián)網(wǎng)登錄訪(fǎng)問(wèn)。用戶(hù)可查看該公司網(wǎng)頁(yè)，選擇放大器或數據變換器等模擬電路的模板，提供其要求，選擇一個(gè)由巴塞羅那設計公司支持的芯片加工廠(chǎng)，并接收加工硅片所需要的所有數據。根據這種原來(lái)的經(jīng)營(yíng)模式，系統公司可以購買(mǎi)綜合平臺并將它安裝在自己的企業(yè)網(wǎng)上，從而生成一個(gè)專(zhuān)有的模擬IP開(kāi)發(fā)系統。后來(lái)，他們又認識到，模板是很有價(jià)值的知識產(chǎn)權。因此，他們改變了公司的營(yíng)銷(xiāo)策略，將公司定位為一個(gè)IP（知識產(chǎn)權）供應商，而不是工具的供應商。雖然大的系統公司仍可以經(jīng)許可復制 Prado 綜合平臺，但是必須支持他們用來(lái)生成生產(chǎn)中所用電路的每個(gè)模板的費用。新的經(jīng)營(yíng)模式是對最后完成的設計進(jìn)行收費。按照這種方式，巴塞羅那設計公司經(jīng)濟地分享著(zhù)其客戶(hù)的成功，并以傳統 EDA 供應商所不可能采用的方式擴大它的收入潛力。由于客戶(hù)獲得有用的模擬模塊既需要知識產(chǎn)權又需要綜合平臺，所以該公司與傳統的IP公司相比還享有獨特的優(yōu)勢。該公司這個(gè)特點(diǎn)是又與只銷(xiāo)售模擬IP（知識產(chǎn)權）的供應商截然不同的。
巴塞羅那公司推出的最新綜合引擎系列 Miro包括新的CGS18T 工具。這種工具以TSMC 的 0.18 微米數字 CMOS 工藝為目標，為時(shí)鐘生成與同步提供靈活的、高性能PLL（鎖相環(huán)）。為了利用這一工具，工程師可使用 Prado 綜合平臺來(lái)定義鎖相環(huán)要求，規定目標工藝和電路參數（如輸入頻率和頻率倍增系數），并規定硅片面積、功耗、時(shí)鐘抖動(dòng)和其他參數。用戶(hù)可以選用的條件有49個(gè)之多，其中包括工藝組合、電壓組合和溫度組合等等。然后，Prado 綜合平臺使用 Miro CGS18T 鎖相環(huán)引擎自動(dòng)為每個(gè)晶體管確定長(cháng)度、寬度和指狀元件的數量(巴塞羅那公司的釋義中的m系數)。該引擎還可確定環(huán)路濾波器中無(wú)源元件的參數值、環(huán)狀振蕩器VCO（壓控振蕩器）中的級數、電荷泵電流以及電路的布局布線(xiàn)。
設計師可以探討該電路的特性（圖2），修改輸入參數，并繼續進(jìn)行設計，直到獲得滿(mǎn)意的結果。你可以通過(guò)萬(wàn)維網(wǎng)免費探討你的設計思想。一旦把數據下載到你的系統，即要付費。
現場(chǎng)可編程模擬陣列(FPAA)
Anadigm公司（摩托羅拉的一家子公司）生產(chǎn)了用于模擬電路開(kāi)發(fā)和編程的現場(chǎng)可編程模擬陣列(FPAA)器件及軟件工具 (參見(jiàn)附文《現場(chǎng)可編程模擬陣列：按結構綜合》)。它提供一個(gè)可配置模擬模塊(CAM)的庫。你可以利用這一CAM庫和AnadigmDesigner2 軟件工具來(lái)實(shí)現一系列的模擬功能。CAM允許你在更高的抽象層工作，從而簡(jiǎn)化了模擬電路的設計。CAM的功能包括濾波級、求和/求差級、電壓倍增級、整流器和振蕩器。所有這些功能都具有可由用戶(hù)定義的屬性。通過(guò)拖放CAM，你就可以設計和仿真一個(gè)完整的模擬系統，然后使用開(kāi)發(fā)系統來(lái)為FPAA編程并測試你的設計。設計環(huán)境包括一個(gè)時(shí)域功能仿真程序，其用戶(hù)界面提供的步驟與在實(shí)驗室進(jìn)行小型測試的步驟類(lèi)似。AnadigmDesigner2可自動(dòng)地把設計轉換成C代碼模塊，再由C代碼模塊來(lái)使微處理器控制嵌入式系統中的電路，從而支持FPAA現場(chǎng)重新配置。這樣，你就可以開(kāi)發(fā)出實(shí)時(shí)利用系統資源來(lái)控制和調整模擬功能的代碼。
模擬設計是一種艱難的藝術(shù)
模擬綜合的目標是向自動(dòng)生成設計的設計工具描述某些所需的電路特性或目標。為了達到預期的效果，應有各種各樣的電路類(lèi)型和體系架構作為綜合的出發(fā)點(diǎn)，因為成功取決于預想的設計與起始模板的良好匹配。許多系統公司都有希望反復使用的模擬設計，而實(shí)現反復使用的方法無(wú)非是修改性能規范或根據新工藝重新制定設計目標。這項任務(wù)中最耗時(shí)的是仿真。目前正在使用的大多數模擬仿真程序都是20世紀 70 年代后期由美國加州大學(xué)伯克萊分校研制的不同版本的Spice 仿真程序。盡管人們做了多次嘗試，但目前仍無(wú)人能夠做出性能比 Spice好、精度與Spice相當的模擬仿真程序。也有一些新型仿真程序聲稱(chēng)其仿真質(zhì)量已達到 Spice 水平，但仿真時(shí)間已大大縮短。例如，Nassda 公司就開(kāi)發(fā)出一種 HSIM 工具，據稱(chēng)仿真結果與 Spice接近，而執行時(shí)間則明顯縮短。于是，你就可以人工重新制定設計目標，并使用諸如HSIM那樣的仿真程序來(lái)驗證你的工作。如果結果看上去有希望，再使用一種Spice 仿真程序來(lái)認證設計。如果你熟悉原始設計并理解目標工藝的要求，那你不使用模擬綜合工具也能完成這項任務(wù)。
如果你需要設計的某種模擬電路與供應商所提供的功能模板都不吻合，你必須按照老方法從頭開(kāi)始進(jìn)行設計。兩家新公司認為，提高模擬設計生產(chǎn)率的途徑是為設計師提供比現有工具更好的工具。Orora設計科技公司就是其中一家公司。該公司認為與數字綜合方法并駕齊驅的模擬綜合是不可能實(shí)現的，即使有可能，模擬設計師也決不會(huì )接受。然而，對更好的模擬設計工具的需求確實(shí)存在，而且該公司的官員認為，Orora具有開(kāi)發(fā)這些工具的技術(shù)知識。Orora 公司的目標是為模擬設計師開(kāi)發(fā)出創(chuàng )新的 CAD 工具，用以縮短設計周期，有助于提高設計的創(chuàng )新性，還可以大大提高生產(chǎn)率。目前正在開(kāi)發(fā)的產(chǎn)品中，有一種產(chǎn)品可使電路設計自動(dòng)化。該產(chǎn)品利用設計師所熟悉的模擬仿真程序或解析建模方式，或同時(shí)使用兩者來(lái)使器件/拓撲規范適配。如果你為這一工具提供一組可供選擇的拓撲，那它就可以挑選出能夠滿(mǎn)足設計要求的一個(gè)最佳電路或一組最佳備選電路。因為模擬設計師習慣于原理圖和圖片，所以該工具使用可視化算法來(lái)提供反饋信息。第二種產(chǎn)品可使人工電路分析自動(dòng)化。它可推導出一些關(guān)鍵性電路性能（如噪聲系數和非線(xiàn)性）的解析表達式。該產(chǎn)品顯著(zhù)縮短典型模擬電路塊的人工分析時(shí)間。這種工具具有一組假設（what-if）和靈敏度分析功能以及可視化功能。此工具適用于連續定時(shí)的模擬電路和離散定時(shí)的模擬電路。上述兩種工具均可作為一種獨立的產(chǎn)品來(lái)使用。Orora 公司已把這兩種產(chǎn)品整合到 Cadence公司和其他 EDA 供應商的設計流程中。
CiraNova是另一家專(zhuān)門(mén)解決模擬設計復雜性的新公司。摩爾定律使模擬設計師的日子很難過(guò)。由于每一種混合信號芯片都需要獨特的模擬電路，所以設計師承擔的模擬設計比較多。產(chǎn)品生命周期之所以縮短是因為數字部分促進(jìn)了產(chǎn)品投資的回收。產(chǎn)品壽命周期的縮短要求設計師提供更多的模擬設計，但是模擬設計師本來(lái)就奇缺。該公司認為，模擬設計，尤其是物理設計模擬過(guò)于復雜，無(wú)法完全自動(dòng)化。生成高性能的模擬布局需要布局綜合師擁有他們從不奢望的洞察力、技巧和藝術(shù)才能。然而，布局的任何替代方法都沒(méi)有解決當代模擬設計師面臨的生產(chǎn)率低這個(gè)根本問(wèn)題。模擬設計師一直面臨著(zhù)如何將編譯生產(chǎn)率和人工編輯質(zhì)量進(jìn)行折衷考慮的問(wèn)題。設計師需要一組既能讓他們隨時(shí)實(shí)現自動(dòng)化，又使他們在必要時(shí)交互控制和編輯布局的工具。CiraNova 公司正在開(kāi)發(fā)一種允許互動(dòng)式編譯的工具，以提高模擬物理設計的效率。
內容提要
評論