CoreConsole簡(jiǎn)化FPGA系統級設計

Actel公司宣布推出名為CoreConsole的IP開(kāi)發(fā)平臺 (IDP)，有助于簡(jiǎn)化以FPGA為基礎系統級應用的構建。利用CoreConsole，設計人員可以迅速組建以FPGA為基礎設計的元件，包括系統處理器、可配置微處理器子系統及互連總線(xiàn)。該工具將發(fā)揮重要的作用，協(xié)助以Flash為基礎單芯片Actel FPGA引進(jìn)全新ARM7 系列軟IP微處理器CoreMP7的開(kāi)發(fā) (有關(guān)CoreMP7的詳情另見(jiàn)新聞稿 “Actel 推出業(yè)界第一個(gè)專(zhuān)為FPGA而優(yōu)化的軟ARM系列處理器”)。CoreConsole IDP能讓用戶(hù)專(zhuān)注于系統而非個(gè)別元件，因此可及早進(jìn)行系統級評估，大大縮短整個(gè)系統的開(kāi)發(fā)時(shí)間。

Actel應用和IP方案高級總監Yankin Tanurhan說(shuō)：“CoreConsole豐富的功能和易于使用的圖形用戶(hù)界面大大簡(jiǎn)化了Actel的CoreMP7軟IP微處理器在FPGA中的實(shí)現。這工具的開(kāi)發(fā)表明Actel一直堅守承諾：不斷推進(jìn)業(yè)界領(lǐng)先的ARM7系列在可編程邏輯器件上的應用，讓所有設計人員都可進(jìn)行以FPGA為基礎的系統開(kāi)發(fā)工作?！?

強大的子系統構建工具

采用Actel的CoreMP7 進(jìn)行系統級設計需要在微處理器內核周?chē)M(jìn)一個(gè)支持子系統。該子系統內容包括中斷控制器、內存控制器、計時(shí)器、串連接口、I/O端口和上電復位 (POR) 電路，如以人手引進(jìn)工序既繁瑣又費時(shí)。利用CoreConsole便能簡(jiǎn)化該子系統的引進(jìn)和配置，通過(guò)自動(dòng)實(shí)現部件的組構，讓用戶(hù)在圖形界面上完成子系統的功能裝配，從而將開(kāi)發(fā)時(shí)間從數日縮短到數分鐘。


高效的IP供應系統和IP塊銜接管理器
在開(kāi)發(fā)過(guò)程的設計入門(mén)階段中，CoreConsole是個(gè)總線(xiàn)中樞工具，自動(dòng)將IP內核連接到互連總線(xiàn)。該工具配有IP塊銜接管理器，能將IP塊 (包括用戶(hù)IP) 輕松地銜接成為可進(jìn)行合成和模擬的RTL，并可在A(yíng)ctel的Libero 集成設計環(huán)境 (IDE) 中使用。此外，CoreConsole 還配有一個(gè)IP庫，可提供存取至Actel 的CoreMP7、子系統元件及其它由Actel DirectCore系列授權的IP，以及來(lái)自Actel的CompanionCore伙伴的第三方IP。

CoreConsole是在RTL之上的抽象層面上實(shí)現，并獨立于互連總線(xiàn)、處理器、子系統和各IP塊，因此適用于不同的互連標準、未來(lái)的處理器IP，以及各式廣泛的IP塊。此外，CoreConsole還提供所有相關(guān)的IP軟件驅動(dòng)器，以配合微處理器軟件程序開(kāi)發(fā)工具的使用。

CoreConsole工具的Windows? 用戶(hù)界面具備圖形化、直觀(guān)和易用的優(yōu)點(diǎn)，支持處理器子系統功能、Actel DirectCore、CompanionCore和用戶(hù)自定IP塊的實(shí)施和配置。IP與總線(xiàn)銜接后，CoreConsole便會(huì )生成一個(gè)系統互連測試臺，可用來(lái)驗證和調試FPGA構件中的設計連接。

SPIRIT標準兼容
CoreConsole采用SPIRIT (Structure for Packaging, Integrating and Re-using IP within Tool-flows) 計劃定義的方法，包含基于XML編碼的基底結構，允許設計人員使用其SPIRIT標準兼容的內核，并保證不同廠(chǎng)商之間的IP能輕松轉移。