IGLOO─業(yè)界極低功耗的FPGA

　　(3) 動(dòng)態(tài)功耗

　　動(dòng)態(tài)功耗主要由電容充放電引起，如圖2所示，它與3個(gè)參數有關(guān)：節點(diǎn)電容、工作頻率和內核電壓，它們與功耗成正比例關(guān)系，如公式1所示，節點(diǎn)電容越大、工作頻率越高、內核電壓越大，其動(dòng)態(tài)功耗也就越大。而在FPGA中動(dòng)態(tài)功耗主要體現在存儲器、內部邏輯、時(shí)鐘、I/O消耗的功耗，如圖2所示，在一般的設計中，動(dòng)態(tài)功耗占據了整個(gè)系統功耗的90%以上，是主導性的功耗，所以降低動(dòng)態(tài)功耗是降低整個(gè)系統功耗的關(guān)鍵因素。

圖2 動(dòng)態(tài)功耗的組成

　　(4) 降低功耗帶來(lái)的好處

　　我們一直強調低功耗，但是功耗的增加到底會(huì )給我們帶來(lái)哪些不利因素呢?或者說(shuō)降低功耗會(huì )給我們帶來(lái)哪些好處呢?

　　低功耗的器件可以實(shí)現更低成本的電源供電系統，電源成本0.5~1美元/瓦，另外更簡(jiǎn)單的電源系統意味著(zhù)更少的元件和更小的PCB面積，同樣可以降低成本。

　　可以更少的熱問(wèn)題，更小的功耗引起的結溫更小，因此可以防止熱失控，可以少用或不用散熱器，例如：散熱風(fēng)扇、散熱片等。

　　更高的系統可靠性，降低功耗可以降低結溫，而結溫的降低可以提高系統的可靠性，另外較小的風(fēng)扇或不使用風(fēng)扇可以降低EMI。

　　延上器件的使用壽命，器件的工作溫度每降低10℃使用壽命延長(cháng)一倍。

　　所以對于FPGA而言，降低功耗的根本在于直接提高了整個(gè)系統的性能和質(zhì)量，并減少了體積，降低了成本，對我們的產(chǎn)品有著(zhù)非常大地促進(jìn)作用。

　　(5)如何降低FPGA功耗

　　我們知道FPGA主要的功耗是由靜態(tài)功耗和動(dòng)態(tài)功耗組成，降低FPGA的功耗就是降低靜態(tài)功耗和動(dòng)態(tài)功耗。而靜態(tài)功耗除了與工藝有關(guān)外，與溫度也有很大的關(guān)系，一方面需要半導體公司采用先進(jìn)的低功耗工藝來(lái)設計芯片，降低泄漏電流，對于我們來(lái)說(shuō)可以選擇一個(gè)低功耗的器件，另一方面可以通過(guò)降低溫度、結構化的設計來(lái)降低靜態(tài)功耗;而動(dòng)態(tài)功耗與節點(diǎn)電容、內核電壓、工作頻率有關(guān)，所以同樣選擇一款節點(diǎn)電容小、內核電壓低的器件由為重要，并在實(shí)際設計過(guò)程中，在滿(mǎn)足功能、性能的前提下盡可能降低工作頻率，所以降低功耗可以通過(guò)圖3所示的幾種方式進(jìn)行。

圖3 降低功耗的方法