Forte推出升級版Cynthesizer行為綜合方案

Forte Design升級了Cynthesizer行為綜合方案，可提供更廣泛的生產(chǎn)ESL設計流程。Cynthesizer v2.5支持功率估計、形式驗證、模塊化接口IP、FPGA樣品及完整的設計報告子系統。這些新功率可使設計人員訪(fǎng)問(wèn)關(guān)鍵的設計信息，簡(jiǎn)化高層設計的采用，進(jìn)一步提高設計質(zhì)量。 

　　在該公司與Sequence Design的合作下，Cynthesizer客戶(hù)可用Sequence的PowerTheater自動(dòng)測量RTL及門(mén)電荷下的功耗。通過(guò)測量系統至網(wǎng)表設計過(guò)程的功率并報告功率估計，用戶(hù)可以權衡成本(區域)、性能及功率等指標，使其產(chǎn)品實(shí)現合適的RTL質(zhì)量。 

　　設計接口協(xié)議既耗時(shí)，又容易有錯誤發(fā)生。這款最新推出的Cynthesizer便于設計師將其可配置的模塊化接口與C、C++和SystemC設計模塊結合起來(lái)，創(chuàng )建可重復使用的接口IP。Cynthesizer可自動(dòng)生成具有目標接口協(xié)議的最優(yōu)規劃和資源利用的RTL硬件描述。然后客戶(hù)可通過(guò)改變C代碼中的類(lèi)型聲明實(shí)現各種接口的假設分析。 

　　升級版本還支持采用Cadence Design Encounter等角檢查器的RTL至門(mén)形式驗證。設計師們可自動(dòng)驗證Cynthesizer后邏輯綜合網(wǎng)表生成的優(yōu)化RTL，以提供性能更穩定的網(wǎng)表廣播完畢流。該功能可使設計師們迅速將Cynthesizer集成到現有ASIC和SoC設計流程中。