并行頻域OCT圖像預處理系統的DSP硬件平臺設計與實(shí)現

摘要：鑒于目前常用的基于計算機的并行頻域OCT圖像預處理系統速度慢、體積龐大等缺陷，設計了基于A(yíng)DSP-BF561的圖像處理硬件平臺。該平臺包括了ADSP-BF561最小系統、視頻采集解碼電路、視頻編碼顯示電路等部分。實(shí)驗表明：該平臺提高了圖像處理速度，并且實(shí)現了系統的小型化。

關(guān)鍵詞：并行頻域OCT；ADSP-BF561；硬件平臺

　　*國家自然科學(xué)基金項目(項目編號60674111)
　　2008年7月3日收到本文修改稿。李剛：教授，從事信號檢測與處理、智能儀器儀表的研究。

引言

　　光學(xué)相干層析成像(OCT)是一種迅速發(fā)展的無(wú)損傷、高分辨率醫學(xué)層析成像技術(shù)[1-2]。新近發(fā)展起來(lái)的并行頻域OCT(PSDOCT)無(wú)需軸向和橫向掃描即可得到樣品一行深度信息的層析圖像，已成為實(shí)時(shí)OCT成像發(fā)展的趨勢[3-4]。并行頻域OCT圖像預處理系統結構如圖1所示，系統由光學(xué)系統和圖像處理系統兩部分組成，原理如下：從寬帶光源發(fā)出的光經(jīng)分光棱鏡分束后分別照射到樣品和參考鏡(反射鏡)上。柱面鏡1將其子午面M內樣品反射回來(lái)的光聚焦為平行于柱面鏡母線(xiàn)的一條直線(xiàn)，與參考鏡反射回來(lái)的參考光發(fā)生干涉，經(jīng)光柵分光及柱面鏡2聚焦后通過(guò)圖像采集電路進(jìn)行圖像采集。由于樣品反射回來(lái)的光信號被樣品的反射系數所調制，通過(guò)圖像處理系統對輸出的頻域圖像進(jìn)行逐行IFFT(快速傅里葉逆變換)、幅度譜計算并進(jìn)行直流項移位即可得到位于柱面鏡1子午面內樣品的二維層析圖像。并輸出在顯示器上顯示。

圖1  并行頻域OCT圖像預處理系統

　　目前大多數OCT圖像處理系統由攝像機、圖像采集卡及計算機組成。用攝像機和圖像采集卡完成圖像采集功能，圖像處理則是由軟件在計算機中完成[5-6]。由于計算機體積龐大,并且是任務(wù)分時(shí)處理系統，運行過(guò)程中的其他任務(wù)可能影響OCT成像的速度，而且下位機與計算機之間的通訊速度慢，所以目前還無(wú)法滿(mǎn)足并行頻域OCT成像系統便攜化、快速處理的需求。鑒于此，本文設計了以ADI公司雙核定點(diǎn)DSP — ADSP-BF561[7-8]為核心，結合視頻解碼和編碼技術(shù)的并行頻域OCT圖像預處理系統硬件平臺。

ADSP-BF561

　　ADSP-BF561(下面簡(jiǎn)稱(chēng)BF561)是ADI公司和Intel 公司合作推出的基于微信號體系結構技術(shù)的定點(diǎn)DSP，整合了傳統體系結構DSP和RISC控制器的優(yōu)點(diǎn)。該器件采用改進(jìn)的哈佛結構以及多級流水線(xiàn)結構。其核心由兩枚獨立且對稱(chēng)的600 MHz高性能Blackfin處理器組成。

硬件設計

　　本方案利用BF561的特點(diǎn)，設計出并行頻域OCT圖像預處理系統的硬件平臺(見(jiàn)圖2)。該平臺包括了ADSP-BF561最小系統、視頻采集解碼電路、視頻編碼顯示電路等部分。

圖2  系統硬件結構

　　ADSP-BF561最小系統

　　ADSP-BF561最小系統由ADSP-BF561、電源電路、時(shí)鐘電路、復位電路、JTAG接口電路、SDRAM、FLASH等部分組成。

　　·供電電源
　　系統為三電壓供電，包括：1.2V的內核電壓，3.3V的I/O電壓和ADV7183的電壓，3V的ADV7179電壓。采用TPS75003 DC-DC控制器實(shí)現分別提供1.2V、3.3V 、3V電源供應。

　　·系統時(shí)鐘
　　BF561時(shí)鐘信號既可以由內部放大器與外接晶體或陶瓷諧振器構成的振蕩器提供，也可以直接采用外部時(shí)鐘輸入。

　　·復位電路
　　系統復位電路采用簡(jiǎn)單的RC充、放電電路。

　　·JTAG接口電路
　　BF561提供了一個(gè)IEEE 1149.1 J TAG 測試訪(fǎng)問(wèn)接口。通過(guò)此接口可以實(shí)現在線(xiàn)仿真、程序下載等操作，并且可以設置斷點(diǎn)，觀(guān)察變量和寄存器，系統采用14針接口的標準。

　　·SDRAM電路
　　由于視頻數據信息量很大，而ADSP-BF561內部存儲器容量有限，所以系統需要外擴SDRAM作為視頻數據的緩存器。BF561具有的兼容PC133的SDRAM控制器可以通過(guò)編程與多達4個(gè)BANK的SDRAM連接，每個(gè)BANK的容量最多可達128MB。本系統選用兩片16位32MB容量的SDRAM—HY57V561620擴展為一片32位的64MB容量SDRAM，用以靈活實(shí)現系統16位或32位的數據讀寫(xiě)要求。將其接在BF561同步存儲空間的BANK0上，地址范圍為0x00000000～0x4000000。BF561與SDRAM的硬件連接如圖3所示。

圖3  BF561與SDRAM的接口電路