高清晰度數字電視傳輸系統設計與實(shí)現方案

　　DMB-T系統中是在時(shí)域插入序列，利用信道的沖擊響應來(lái)進(jìn)行信道估計，對數據傳輸率的影響為7%。高斯噪聲和時(shí)變信道對本信道估計算法的影響并不大，而且由于在開(kāi)發(fā)設計過(guò)程中對算法進(jìn)行了較多的優(yōu)化與改進(jìn)，所以本系統在抗多徑干擾方面具有突出的性能，對移動(dòng)接收環(huán)境尤其適用。對系統參數的仿真結果如圖4所示。

　　3 系統同步性能仿真

　　為了評估系統的同步性能，設計了專(zhuān)門(mén)的同步電路，包括transmitter、Code acquisition、STR、AFC、FFT和Channel Estimation等部分，完整地實(shí)現了系統同步功能。仿真的交互式界面如圖5所示。

　　圖5中的Time ms 域示出的是實(shí)際系統運行的時(shí)間與仿真時(shí)間不同，下面各域表示頻率偏移、時(shí)間偏移以及設計系統同步電路估計出來(lái)的頻偏和時(shí)偏，在捕獲同步序列后"Code Acquisition Lock″域由紅變綠，右半部分的域表示了信道估計之前和之后對應的星座圖。從仿真可以得到整個(gè)碼同步捕獲時(shí)間僅僅需要5ms 這比同類(lèi)系統的同步時(shí)間大大縮短，且時(shí)偏和頻偏的糾正都達到了設計要求。

　　在DMB-T中同時(shí)利用了時(shí)域和頻域的信息進(jìn)。

　　采樣時(shí)鐘同步，利用擴頻偽隨機PN序列進(jìn)行載波同步，信號的捕獲時(shí)間縮短為5ms，并在20ms以?xún)染湍軌蛲瓿蓵r(shí)域和頻域糾正，系統實(shí)現同步。

　　4 設計實(shí)現的流程

　　以往的設計流程中沒(méi)有系統級仿真這一步，通常是在硬件完成以后才能進(jìn)行修改和優(yōu)化，而在系統級這個(gè)層次上進(jìn)行的算法優(yōu)化和參數調整不僅成本低，而且效率也很高。通過(guò)不斷調整系統參數和改進(jìn)相關(guān)算法得到最優(yōu)性能和理論上的最優(yōu)參數。從前面可以看出，采用SPW軟件進(jìn)行系統級設計與仿真可以讓設計者把主要的精力放在系統的算法實(shí)現及優(yōu)化上，而不必過(guò)多地考慮具體硬件實(shí)現。

　　當這些系統級仿真都全部完成以后，如圖1的流程圖所示，采用Cadence公司的硬件設計系統HDS、Verilog仿真軟件Verilog-XL和NC-Verilog、SPW和Verilog協(xié)同仿真軟件等把SPW中的系統級設計轉換為RTL級的Verilog硬件描述語(yǔ)言，用FPGA實(shí)現、PCB布板進(jìn)行驗證。對FPGA實(shí)現的原型樣機進(jìn)行實(shí)地測試以后，可以把完整的設計做成專(zhuān)用集成電路ASIC。

　　作者：清華大學(xué)微波與數字通信國家重點(diǎn)實(shí)驗室100084 孫雪俊 周祖成

　　參考文獻

　　1 DVB Implementation Guidelines for the use of MPEG-2 System Video and Audio in Satellite Cable and terrestrial BroADCasting Applications DVB Document 1997

　　2 Guide to the use of the ATSC Digital Television Standard ATSC Document

　　3 Framing structure channel coding and modulation for digital television DVB Document DVB-T Standard

　　4 Implementation guidelines for DVB terrestrial services Transmission aspects DVB Standard DVB Document

　　5 Digital television Terrestrial Broadcasting--Draft Australian Standard for comment March 1993

　　6 System Information For Digital Television ATSC Standard

　　7 Transmission Measurement and Compliance For Digital Television ATSC Standard