可編程邏輯器件融合CPLD+FPGA最佳特性

可編程邏輯器件融合CPLD+FPGA最佳特性

Lattice(萊迪思)半導體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱(chēng)，這種新一代的跨越式可編程邏輯器件支持傳統上由高密度的CPLD或者低容量的FPGA所實(shí)現的應用。
　　據Lattice現場(chǎng)應用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時(shí)工作，這種特性對于許多CPLD應用來(lái)說(shuō)是十分重要的。3.5ns的管腳至管腳的延時(shí)使得器件能夠滿(mǎn)足當代系統設計的高速要求?！癊”型MachXO器件采用了1.2V邏輯核技術(shù)，適用于超低功耗的應用。一個(gè)片上的電壓調整器使得“C”型MachXO器件可以支持1.8V， 2.5V或3.3V的外部電壓，從而支持傳統的系統電源要求。與此同時(shí)，在MachXO系列的所有成員中還增加了分布式存貯器、一種低待機功耗的睡眠模式以及通過(guò)Lattice特有的TransFR技術(shù)來(lái)透明地更新邏輯配置的功能。此外，在較大的系列成員中，增加了對嵌入式RAM（EBR）和鎖相環(huán)（PLL）時(shí)鐘電路以及PCI和LVDS I/O的支持，提供了通常僅在傳統的FPGA結構中才有的功能。與此同時(shí)，還保留了Lattice前幾代CPLD（如流行的MACH器件）的瞬時(shí)上電、單片和高速的優(yōu)點(diǎn)。
　　據了解，MachXO系列有四個(gè)密度等級，包括256、640、1200 和2280 LUT的器件，用戶(hù)的I/O數目從78至271個(gè)。MachXO1200和MachXO2280支持1或者2個(gè)模擬鎖相環(huán)，以及1或者3個(gè)9K位的嵌入式RAM塊，每個(gè)器件分別有9.2K或27.6K位的塊存儲器。Flash使得每個(gè)EBR塊不僅可以被配置成標準的單口和雙口RAM功能，而且可以成為非易失性的用戶(hù)ROM。專(zhuān)用的“硬”FIFO支持邏輯提高了FIFO實(shí)現的效率，并且無(wú)需額外的LUT用于指針和標志功能。這些新的器件能讓系統設計者在單位邏輯功能上降低50%的成本，而且在特性上有了極大的提升。

　　MachXO低功耗睡眠模式可減少100倍的待機功耗，支持那些要求低功耗的應用。該器件還支持Lattice特有的TransFR（透明的現場(chǎng)重新配置）技術(shù)，能夠在器件使用SRAM配置存儲器繼續正常工作的情況下，對Flash配置存儲器進(jìn)行透明的編程。新的配置可以方便的在數毫秒中從Flash下載到SRAM塊中。TransFR技術(shù)使得器件能在不嚴重中斷系統運行的情況下實(shí)現更新，確保了現場(chǎng)邏輯更新的靈活性。
　　Jock Tomlinson說(shuō)，在每個(gè)器件的內核中是一個(gè)查找表陣列，可以用來(lái)實(shí)現邏輯和小型的分布式存儲器。這個(gè)陣列被靈活的I/O所包圍，這些I/O能夠實(shí)現多種流行的I/O標準，如LVCMOS。在大一些的器件中，還支持PCI和LVDS。另外，用于MachXO器件的完整的時(shí)序驅動(dòng)設計包含在Lattice的ispLEVER 設計工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify綜合工具支持VHDL和Verilog設計輸入。ispLEVER軟件提供了一整套實(shí)現、驗證和編程工具。