連續時(shí)間Sigma-Delta模/數轉換器(下)

　　即使如此，CTΣΔ的抗混疊性能也不應被過(guò)份夸大，因為抗混疊的要求是取決于不同的應用，而且它可能同時(shí)對設計復雜度、系統大小和成本構成一定的壓力。正如之前討論過(guò)，通過(guò)將采樣率提升到所需輸入帶寬的兩倍以上，便可放寬流水線(xiàn)或其它奈奎斯特率模/數轉換器對抗混疊的要求，但這會(huì )浪費帶寬并降低系統的整體能效。一個(gè)模擬抗混疊濾波器設計會(huì )存有陡斜的中斷特性，因此要達到一個(gè)非常平整的通帶是一項非常艱巨的任務(wù)，這要求高階和高插入損耗的濾波器網(wǎng)絡(luò )，因而必須增大信號路徑中的增益以補償該損耗。

　　通過(guò)消除采樣輸入模/數轉換器所需的附加過(guò)采樣，使得CTΣΔ能讓系統設計人員使用差不多所有的轉換器奈奎斯特帶寬，從而大大改善電源效率。此外，由于可免除使用昂貴的外加抗混疊濾波器，使得ADC12EU050能降低對模/數轉換器驅動(dòng)器的需求，進(jìn)一步簡(jiǎn)化了系統設計的復雜性和降低整體的成本和功耗。

　　低噪聲并易于驅動(dòng)的輸入
　　CTΣΔ模/數轉換器的輸入噪音比采樣輸入模.數轉換器的輸入噪音更低，這主要歸功于內置電路的CT。在一個(gè)流水線(xiàn)或傳統的DTSD采樣輸入模/數轉換器中，其輸入級均包含有一個(gè)通常較大的開(kāi)關(guān)電容器，以用來(lái)削減模/數轉換器的整體熱噪聲。驅動(dòng)這個(gè)大的開(kāi)關(guān)電容器并不容易，尤其對DTSD模/數轉換器來(lái)說(shuō)，因為它們的調制器是以輸出數據率的幾倍速度來(lái)進(jìn)行采樣。此外，來(lái)自這些輸入的較大開(kāi)關(guān)噪聲可以耦合到系統，導致系統的整體性能下降。另外，可以施加到開(kāi)關(guān)電容輸入的輸入電壓也會(huì )因輸入的采樣開(kāi)關(guān)之柵極源級電壓而受到限制。與SC采樣輸入相反，CTΣΔ技術(shù)可展現出一個(gè)穩定的電阻性輸入，正如圖5中所示。

圖5  CTSD模/數轉換器輸入的模型

　　由于CTΣΔ的輸入沒(méi)有被采樣，所以無(wú)需使用開(kāi)關(guān)電容器，而且輸入也比較容量驅動(dòng)，因此可使用較經(jīng)濟的較低功耗驅動(dòng)電路。此外，沒(méi)有了輸入開(kāi)關(guān)損耗可減少耦合到系統的噪聲，改善系統的整體性能。最后，在輸入處沒(méi)有任何的開(kāi)關(guān)便不會(huì )對輸入電壓的擺幅造成限制，使得輸入電壓范圍能夠比SC采樣輸入模/數轉換器的來(lái)得更高，而真實(shí)上，這輸入電壓有時(shí)甚至可超越電源軌。

　　低抖動(dòng)鎖相環(huán)路可提供精確的采樣時(shí)鐘
　　一個(gè)低抖動(dòng)的采樣時(shí)鐘對于所有高速和高分辨率的數據轉換系統來(lái)說(shuō)都是非常重要，因為必須依靠它才能用盡模/數轉換器的最高分辨率。美國國家半導體的ADC12EU050中的調制器過(guò)采樣時(shí)鐘負責驅動(dòng)其內部SD環(huán)路的量化器。這時(shí)鐘是由一個(gè)片上時(shí)鐘調整器所提供，其包含有一個(gè)鎖相環(huán)路(PLL)和壓控振蕩器(VCO)。這個(gè)高性能的PLL使用一個(gè)片上的LC調節電路來(lái)創(chuàng )建一個(gè)高Q值的諧振器。這個(gè)片上時(shí)鐘電路將頻率倍增并為調制器環(huán)路提供低抖動(dòng)的采樣邊沿，以便CTΣΔ模/數轉換器能在無(wú)需高性能和高成本的外置時(shí)鐘源下發(fā)揮出其優(yōu)點(diǎn)。系統設計人員只需在所需的輸出采樣率(40到50MSPS)下提供一個(gè)中等品質(zhì)的低成本晶體，其它的事便可由ADC12EU050的片上時(shí)鐘電路來(lái)處理。

　　片上高精度時(shí)鐘的另一優(yōu)點(diǎn)是其可路由到外置電路，并作為一個(gè)系統時(shí)鐘供給系統其它與時(shí)間有關(guān)的零件使用，這樣便可節省一個(gè)低抖動(dòng)時(shí)鐘源的額外成本，并減輕設計的工作量和節省電路板的空間。

　　即時(shí)過(guò)載恢復
　　由于SD調制器是一個(gè)反饋環(huán)路，它們很容易在遇到大輸入信號時(shí)發(fā)生過(guò)載。對于一個(gè)典型的SD調制器來(lái)說(shuō)，這種過(guò)載可能需要重置環(huán)路，但這卻會(huì )使前存儲在環(huán)路中的數據流失，并且會(huì )導致在模/數轉換器的輸出出現大毛刺。如果不重置環(huán)路，其實(shí)可讓調制器繼續運作，以容許過(guò)載情況自行離開(kāi)環(huán)路，但這可能需要等待幾個(gè)時(shí)鐘周期，而期間模/數轉換器的輸出數據就有可能被損毀。

　　ADC12EU050包含有即時(shí)過(guò)載恢復特性。當這個(gè)即時(shí)過(guò)載恢復(IOR)功能被啟動(dòng)時(shí)，模/數轉換器可在輸入過(guò)載的情況下維持信號的完整性，甚至可比流水線(xiàn)模/數轉換器更快地恢復過(guò)來(lái)。
　　
　　可隨技術(shù)發(fā)展而不斷改進(jìn)
　　最后，CTΣΔ技術(shù)可隨著(zhù)未來(lái)的技術(shù)而不斷改進(jìn)，以長(cháng)期確保其在模/數轉換器市場(chǎng)中的地位。正如上文所述，CTΣΔ的采樣工作是在環(huán)路濾波器的輸出處發(fā)生，故此可大大降低采樣誤差對性能的影響。相反對于流水線(xiàn)或DTSD采樣輸入模/數轉換器來(lái)說(shuō)，其采樣工作是發(fā)生在模/數轉換器的輸入，因此任何的采樣錯誤都會(huì )構成很大的影響。因此，CTΣΔ模/數轉換器將更加適應未來(lái)的CMOS工藝。未來(lái)的工藝會(huì )帶來(lái)更小的過(guò)驅、泄漏或其它的效應，這都會(huì )影響采樣電路性能的發(fā)揮，而采用電路的性能影響對流水線(xiàn)、DTSD和其它采樣輸入模/數轉換器來(lái)說(shuō)，遠比CTΣΔ模/數轉換器來(lái)得更深遠。

結語(yǔ)

　　美國國家半導體ADC12EU050模/數轉換器的面世為CTΣΔ模/數轉換器帶來(lái)性能上的大躍進(jìn)。幾經(jīng)40余年，美國國家半導體終于率先成功地將CTΣΔ技術(shù)從實(shí)驗室轉移到生產(chǎn)線(xiàn)上。ADC12EU050模/數轉換器比起同類(lèi)的流水線(xiàn)模/數轉換器節省了30%的功率，而且可以以高于現行最快的DTSD模/數轉換器的輸出率來(lái)提供12位的分辨率。

　　ADC12EU050所采用的CTΣΔ技術(shù)具有優(yōu)秀的先天抗混疊功能，低噪聲，并且輸入級易于驅動(dòng)。為了完全發(fā)揮CTΣΔ技術(shù)的長(cháng)處，ADC12EU050還包含有一個(gè)片上時(shí)鐘調整器，可以避免使用高性能高成本的時(shí)鐘。最后，ADC12EU050由于可即時(shí)從一個(gè)輸入過(guò)載事件中恢復，因此不會(huì )發(fā)生SD模/數轉換器中常見(jiàn)的輸入過(guò)載。

　　除了ADC12EU050以外，美國國家半導體正開(kāi)發(fā)更多的CTΣΔ模/數轉換器以供100MSPS以下采樣率的高分辨率應用。隨著(zhù)CTΣΔ技術(shù)的升級，預料會(huì )有愈來(lái)愈多的這類(lèi)模/數轉換器應用領(lǐng)域將越來(lái)越廣。美國國家半導體在CTΣΔ模/數轉換器上的知識積累確保了其在這領(lǐng)域的優(yōu)勢地位。

參考文獻：

　　1.  B. Razavi, Data Conversion System Design. Piscataway, NJ: IEEE Press, 1995
　　2.  G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20 MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State, Circuits, vol. 41, no. 12, pp. 2641-2649, December 2006
　　3.   S. D. Kulchycki, “Continuous-Time ∑Δ Modulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University, March 2007.
　　4.   J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
　　5.  S. R. Norsworthy and R. E. Crochiere, “Decimation and Interpolation for Δ∑ Conversion,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 406-446.