實(shí)現可靠的高性能數字電源

在研究數字電源轉換設計時(shí)，設計人員還必須考慮為控制電路和DSC本身供電的輔助電源。圖2中的DSC支持單輸入電壓并且具備必需的電源管理功能，從而簡(jiǎn)化了輔助電源電路，提高了可靠性。

在諸如AC至DC轉換器的某些應用中，器件可執行AC至DC轉換控制以及諸如功率因數校正(PFC)等功能。支持增加諸如PFC等功能的數字PWM功能模塊是PWM互補輸出對的獨立時(shí)基。通過(guò)使用“備用”PWM信號和運行在DSC上的軟件即可實(shí)現上述功能，無(wú)需外部PFC芯片，從而進(jìn)一步增加了電源的可靠性。

實(shí)現數字回路

典型拓撲結構的數字控制回路示例將說(shuō)明DSC或其他拓撲結構的選擇會(huì )對設計產(chǎn)生怎樣的影響。圖3顯示了一個(gè)同步降壓轉換器。這種結構之所以稱(chēng)為同步降壓轉換器是因為晶體管Q2的開(kāi)關(guān)與主開(kāi)關(guān)Q1同步。同步降壓轉換器的設計理念是將MOSFET用作與標準整流器相比具有極低正向壓降的整流器。當二極管的電壓下降時(shí)，降壓轉換器的整體效率將會(huì )提高。同步整流器(MOSFET Q2)還需要一個(gè)與主PWM信號互補的PWM信號。Q2會(huì )在Q1關(guān)斷時(shí)導通，反之亦然。這種PWM形式被稱(chēng)為“互補的PWM”模式。
 
圖3   同步降壓轉換器
 
圖4   SMPS控制系統示例

圖4描繪了一個(gè)SMPS控制回路示例。最需要注意的是圖中的每個(gè)模塊都有相關(guān)的延時(shí)。采樣/保持電路通常每2到10微秒采樣一次，且ADC需要約500納秒將模擬反饋信號轉換為數字值。

比例-積分-微分(PID)控制器是運行在DSC上的一個(gè)程序，其計算延時(shí)約為1至2微秒。該控制器的輸出被轉換為一個(gè)PWM信號，由該信號驅動(dòng)開(kāi)關(guān)電路。若在設定新的占空比后，PWM發(fā)生器不能立即更新其輸出，就會(huì )引入相當大的延時(shí)。此外，根據所用的器件和電路的設計，晶體管驅動(dòng)器和相關(guān)晶體管引入的延時(shí)在50納秒到1微秒。輸出濾波器通常由電感和電容電路構成，同樣會(huì )導致較大的延時(shí)。

與模擬反饋信號轉換、處理器的數字計算以及數字PWM信號輸出給功率晶體管的延時(shí)相關(guān)的所有延時(shí)都被加到采樣速率延時(shí)。主控制回路的有效采樣頻率是控制器延時(shí)和采樣延時(shí)的倒數。在本示例中，控制延時(shí)是4.1微秒，因此采樣速率大約為244 kHz。

控制器帶寬是控制器的有效采樣速率與過(guò)采樣比之商。一般來(lái)說(shuō)，回路穩定工作要求6至10倍的過(guò)采樣。在本示例中，需要6倍的過(guò)采樣比來(lái)實(shí)現所需的回路性能。估計控制器帶寬為40 kHz。在控制算法中加入前饋控制項可提升控制器的性能，使其性能超越帶寬為40 kHz的傳統PID控制器。

了解了這么一個(gè)示例以后，讓我們看看采用這樣的基本回路如何達到電源應用的某些架構需求。要防止PWM信號的波動(dòng)對控制器產(chǎn)生影響，要求PWM重載頻率應至少比DSC帶寬高4或5倍。本示例中兩者的比為10:1，這樣就要求將PWM頻率設置為400 kHz。一旦設置了PWM重載頻率，就可據此確定PWM分辨率。

許多供應商和客戶(hù)均對“PWM分辨率”這一術(shù)語(yǔ)感到困惑。PWM分辨率并非指特定計數器的寬度，而是指在一個(gè)PWM周期內的計數值(可能的最小PWM時(shí)間片段)。在電源行業(yè)中，PWM分辨率指定為一個(gè)PWM周期中可達到的最小時(shí)間增量，通常單位為納秒。如果DSC的數字PWM模塊不具有足夠的分辨率，控制系統(硬件或軟件)將會(huì )使用dither(擾動(dòng))處理方法對輸出進(jìn)行調整以實(shí)現期望的平均輸出。在電源應用中，PWM擾動(dòng)會(huì )導致電流紋波問(wèn)題并使控制進(jìn)入不理想的“極限循環(huán)”工作模式。

PWM分辨率 = PWM計數器頻率 / PWM頻率

已經(jīng)為設計選擇好了PWM頻率，還必須確定所需的PWM分辨率。本示例要求約11位的分辨率，因此PWM時(shí)鐘必須工作在約1 GHz的頻率下。

控制算法由SMPS軟件實(shí)現，其中的核心就是PID循環(huán)。PID軟件通常比較小，只有1到2頁(yè)的代碼，但其執行速率非常高，通常每秒可以進(jìn)行幾十萬(wàn)次迭代！

這樣高的迭代速率要求PID軟件程序必須足夠高效以使性能最佳。匯編器提供了確保“代碼緊湊”的好方法。 

PID軟件的執行時(shí)間確定了兩個(gè)系統性能指標：
1.  PID迭代速率，由它確定控制回路更新之間的時(shí)間。
2.  PID執行時(shí)間，是反饋采樣和PWM更新之間的關(guān)鍵路徑。

ADC以固定的時(shí)間間隔中斷，供DSC執行PID控制循環(huán)。任何可在“閑置循環(huán)”內執行的系統函數均應在PID控制軟件循環(huán)外執行。諸如升壓/降壓、錯誤檢測和前饋計算等函數，以及通信支持程序均可在閑置循環(huán)內執行。任何其他由中斷驅動(dòng)的進(jìn)程(比如通信)的優(yōu)先級必須低于PID循環(huán)。

設計數字電源轉換軟件時(shí)可遵循如下指導方針：

.推薦采用匯編語(yǔ)言編寫(xiě)執行速率極快的內部PID循環(huán)
.PID執行時(shí)間會(huì )影響穩定性
.PID迭代速率會(huì )影響穩定性
.PID處理器的負載不超過(guò)其額定值的66%
.在閑置循環(huán)中執行“輔助函數”。

數字電源轉換需要某些獨特的ADC采樣功能，來(lái)實(shí)現不需要過(guò)多處理功能的實(shí)際應用。系統中實(shí)現了一個(gè)控制回路，DSC在該回路中通過(guò)PWM狀態(tài)驅動(dòng)被采樣的信號。系統了解何時(shí)采樣感興趣的信號以提供最多的信息。圖5說(shuō)明了在PWM驅動(dòng)信號的精確位置觸發(fā)ADC轉換的重要性。
 
圖5   異步ADC采樣示例

要使電源轉換器應用的設計成本最低，最好是能夠對系統中接近地電位的位置測量電壓和/或電流。這樣省去了處理直接監視通過(guò)電感“L”的電流所需的大共模電壓的電路，從而降低了成本和復雜性。 

在本例中，當晶體管導通時(shí)電感電流流經(jīng)晶體管。應當測量晶體管關(guān)斷時(shí)的瞬態(tài)峰值電流。如果用戶(hù)無(wú)法在正確的時(shí)候捕捉電流采樣(比如采樣延時(shí))，晶體管將處于“關(guān)斷”狀態(tài)。若在晶體管關(guān)斷時(shí)采樣，因為沒(méi)有電流流經(jīng)檢測電阻“R”，因而測量不到電流。采樣延時(shí)比測得不良數據更糟糕——因為根本就沒(méi)有數據！