連續時(shí)間Sigma-Delta模/數轉換器(上)

　　曾經(jīng)大家認為流水線(xiàn)模/數轉換器是高動(dòng)態(tài)性能100MSPS(每秒百萬(wàn)采樣)以下應用的唯一選擇。如今，這個(gè)傳統的觀(guān)念被連續時(shí)間Sigma-Delta (CTSD) 模/數 (A/D) 轉換技術(shù)完全顛覆了。CTSD技術(shù)不僅提供更好的能效，而且便于設計者將模/數轉換器應用到高速高性能系統中。概括來(lái)說(shuō)，CTSD技術(shù)可帶來(lái)：

　　.　先天高能效架構，免除流水線(xiàn)或傳統離散時(shí)間(DT)SD(DTSD) 架構下采樣模/數轉換器所需的高速增益級；
　　.　內置過(guò)采樣、內部低通連續時(shí)間環(huán)路濾波器以及片上數字濾波器，提供一個(gè)真正的無(wú)混疊奈奎斯特頻帶(Nyquist band)；
　　.　無(wú)開(kāi)關(guān)純電阻性輸入。相比于流水線(xiàn)或DTSD架構的采樣輸入模/數轉換器更容易被驅動(dòng)，而且耦合噪聲更少；
　　.　具有片上時(shí)鐘調整功能，可為內部調制器提供過(guò)采樣時(shí)鐘?？商嵘斎霑r(shí)鐘的頻率和品質(zhì)，產(chǎn)生低抖動(dòng)的采樣邊沿，無(wú)需高成本的高性能輸入時(shí)鐘支持即可實(shí)現高分辨率；
　　.　易于向CMOS新工藝遷移。在連續時(shí)間SD模/數轉換器中，采樣過(guò)程所引致的噪聲和非線(xiàn)性影響會(huì )明顯降低，因此可以降低電源電壓以配合未來(lái)CMOS工藝的要求。

　　CTSD技術(shù)的先天優(yōu)勢加上片上時(shí)鐘調整器的采用，便可通過(guò)下列的方法簡(jiǎn)化信號路徑設計：
　　.　降低功率的要求；
　　.　免除使用(或降低要求)外置抗混疊濾波器；
　　.　降低輸入驅動(dòng)器的要求；
　　.　在不降低性能的前提下，降低對時(shí)鐘資源的高品質(zhì)要求。

　　此外，CTSD模/數轉換器將隨技術(shù)發(fā)展而不斷改進(jìn)，未來(lái)更可充分占盡CMOS新工藝的優(yōu)勢。

　　美國國家半導體的CTSD技術(shù)可支持的模/數轉換器，其分辨率和數據輸出率分別可高達16位或上和100MHz。本文將首先探討一下模/數轉換器的技術(shù)要點(diǎn)，并解釋CTSD技術(shù)的應用價(jià)值。之后，將詳述模/數轉換器采用CTSD技術(shù)的好處。分析中將結合高分辨率100MSPS以下的應用，通過(guò)美國國家半導體的ADC12EU050來(lái)分析CTSD ADC的競爭優(yōu)勢。最后，本文將概括總結CTSD模/數轉換器的發(fā)展潛能。

數據轉換器基本原理

　　模/數轉換器主要執行兩項基本職能：時(shí)間離散和幅度離散。圖1從概念上描繪出這兩項職能，當然實(shí)際的模/數轉換器結構可能與之有所區別。
　
圖1  模擬到數字的轉換

　　模/數轉換器的第一項工作是在時(shí)間上進(jìn)行離散，或是對連續時(shí)間變化的輸入模擬信號進(jìn)行采樣。輸入信號在一個(gè)fs的頻率和固定的時(shí)間間隔下被采樣，而采集回來(lái)的樣品會(huì )以Ts=1/fs的周期來(lái)分隔開(kāi)。一旦輸入信號被采樣，最終的信號便會(huì )在采樣時(shí)間間隔kTs時(shí)以脈沖的形式存在。不過(guò)，采樣信號仍可假設成一個(gè)無(wú)限范圍的數值，因此并不能夠精確地以數字形式來(lái)表達。

　　模/數轉換器的第二個(gè)功能是在幅度上將采樣信號離散化，就是說(shuō)模/數轉換器以某一有限數量的可能數值作為參考并估算出每個(gè)樣品的幅度?；谀?數轉換器的輸出只能根據一堆有限的可能數值，故此每個(gè)樣品的幅度都可用一個(gè)數字代碼來(lái)表示，而其位的長(cháng)度可決定轉換器可能輸出的總數。然而，在轉換器中這些有限數量的輸出數值難免會(huì )為模擬輸入的數字化表達帶來(lái)誤差。這種誤差稱(chēng)為量化誤差，它會(huì )限制轉換器的分辨率。

模/數轉換器的架構

　　一般來(lái)說(shuō)，模/數轉換器可分為兩大類(lèi)：奈奎斯特率轉換器和過(guò)采樣轉換器。這些不同類(lèi)別的轉換器在分辨率和輸出采樣率各有所長(cháng)。

奈奎斯特率轉換器

　　奈奎斯特率轉換器可在所需最低頻率下捕捉到關(guān)于整個(gè)輸入帶寬的全部信息，因此奈奎斯特率轉換器的輸出數據率很高?，F今，三種最普遍的奈奎斯特率轉換器分別為SAR (逐次逼近寄存器)、閃速和流水線(xiàn)模/數轉換器。

SAR模/數轉換器

　　逐次逼近寄存器(SAR)模/數轉換器主要是通過(guò)一個(gè)比較器來(lái)對輸入信號進(jìn)行二進(jìn)制搜尋。意思是模/數轉換器首先決定該輸入是大于或小于參考電壓的中間點(diǎn)，該決定的結果便成為數字輸出中的最高有效位(MSB)。找不到輸入可能值的一半會(huì )被放棄，模/數轉換器之后再決定該輸入是大于或小于剩下來(lái)可能值的中間數，所得出的結果便成為數字字的下一個(gè)位。

　　上述的這項工作會(huì )不斷重復，每次都會(huì )更以更高的分辨率來(lái)逼近輸入的數值，而且每個(gè)周期都會(huì )重用相同的比較器直到找出最低有效位(LSB)為止，這個(gè)數字字才算完整。由于SAR需要N次周期才能產(chǎn)生出一個(gè)具N位分辨率的輸出，因此通常將SAR的速度限制為幾個(gè)MSPS?？墒怯捎诿恳粋€(gè)周期都可重用同一個(gè)的高分辨率(可能先被校準)比較器，因此在低功率下也可獲得高精度。美國國家半導體的低功率模/數轉換器采用SAR架構，可以達到高至14位的分辨率和1MSPS的操作。

閃速模/數轉換器

　　閃速模/數轉換器特設有一堆連接到一個(gè)電阻梯的并行比較器，它們是由極正和極負的模/數轉換器參考電壓來(lái)驅動(dòng)。每一條電阻梯均被設計成與其鄰居有一個(gè)LSB的距離，以容許旁邊的比較器能以最少一個(gè)LSB來(lái)辨別輸入。所有比較器的輸出會(huì )形成一個(gè)溫度計代碼，而這代碼則會(huì )被轉化成一個(gè)二進(jìn)制的數字輸出。

　　對于N位的分辨率，閃速模/數轉換器需要使用2N-1比較器，而這種比較器一般只限于使用在低分辨率的應用。因為每一個(gè)增加的分辨位都會(huì )將比較器的功率和面積增大一倍。此外，位的增加也會(huì )同時(shí)提高對比較器準確性的要求。因此，閃速轉換器一般都會(huì )被限制在8位的分辨率。在閃速模/數轉換器的設計當中，大部份的精力都會(huì )集中在減少所用的比較器數量，目的是要降低轉換器在高速轉換時(shí)的功耗。正是憑著(zhù)這個(gè)設計策略，美國國家半導體為業(yè)界帶來(lái)首屈一指的超低功率、千兆赫采樣率的8位模/數轉換器。

流水線(xiàn)模/數轉換器

　　流水線(xiàn)模/數轉換器已成為8位或以上分辨率數據轉換應用中的標準選擇，適用的采樣率范圍從5MHz到100MHz或以上。事實(shí)上，現今美國國家半導體所提供的8、10、12和14位的流水線(xiàn)模/數轉換器，其采樣率可高達200MSPS，并可提供非常大的輸入采樣帶寬。

　　流水線(xiàn)架構模/數轉換器不會(huì )像閃速模/數轉換器一般，要求有足夠的比較器來(lái)把輸入與可能輸入值比較。流水線(xiàn)架構的原理是執行多個(gè)的低分辨率閃速轉換級，并把它們堆迭成列以形成一條流水線(xiàn)。對于流水線(xiàn)中的每一個(gè)級，其前級的量化輸出會(huì )從原本輸入信號減去，而余數會(huì )被送到下一個(gè)級以進(jìn)行更微細的量化。

　　這個(gè)過(guò)程會(huì )隨著(zhù)信號在流水線(xiàn)中前進(jìn)而不斷重復，直到LSB被決定出來(lái)，之后所有在流水線(xiàn)中的輸出會(huì )組臺成一個(gè)接近輸入樣品數值的整體數字近似值。

　　由于流水線(xiàn)可同時(shí)在多個(gè)樣品上工作，故此模/數轉換器可在每個(gè)時(shí)鐘周期輸出一個(gè)完整的數字字。這種并行處理可容許流水線(xiàn)在轉換器的全奈奎斯特率下提供高分辨率?？墒?，這種做法的代價(jià)便是帶來(lái)延遲。延遲發(fā)生在輸入首次被采樣到產(chǎn)生數字近似值之間。這個(gè)延遲被稱(chēng)為管道延遲，其大小一般為采樣時(shí)鐘周期的十分之一。幸而，對于大部份的應用而言，流水線(xiàn)模/數轉換器的延遲都可接受。

流水線(xiàn)模/數轉換器的挑戰

　　美國國家半導體的高速模/數轉換器已經(jīng)清晰的證明流水線(xiàn)模/數轉換器能夠在高達200MSPS的采樣率下提供高動(dòng)態(tài)性能。雖然流水線(xiàn)架構可在中到高分辨率下達到很高的頻率，但它仍然要受限于其它的設計參數。

高速電路

　　由于流水線(xiàn)的每一個(gè)級必須處理前級的輸出，所以在轉換過(guò)程中會(huì )由一個(gè)采樣/保持(SHA)電路為每一個(gè)級提供一個(gè)固定的輸入。第一級的SHA必須能在全采樣率下維持模/數轉換器的整體精度，而這需要一個(gè)開(kāi)關(guān)電容器電路將其于一個(gè)時(shí)鐘周期內穩定下來(lái)。同樣，第一級的加法器和數/模轉換器必須能于一個(gè)周期內穩定它們的輸出。這些對于第一級的速度上要求(對于下一級來(lái)說(shuō)這要求會(huì )降低)會(huì )迫使使用大帶寬的放大器和其它電路，從而引致較大的功耗消耗。

熱噪聲

　　流水線(xiàn)模/數轉換器的最大動(dòng)態(tài)范圍會(huì )部分取決于轉換器輸入上的熱噪聲，包括輸入采樣電容器的kT/C噪聲。為了降低kT/C噪聲，可以選用較大的電容器，但代價(jià)是：增加了在輸入處的開(kāi)關(guān)噪聲，更難驅動(dòng)輸入，必須使用較高性能和較大功率的模/數轉換器驅動(dòng)器。

遷移到未來(lái)的CMOS工藝

　　與所有的抽樣輸入模/數轉換器一樣，流水線(xiàn)模/數轉換器要遷移到未來(lái)的CMOS工藝必須嚴峻的挑戰。由于流水線(xiàn)模/數轉換器通常都是使用一個(gè)升壓CMOS開(kāi)關(guān)來(lái)為采樣電容器上的輸入信號采樣。這挑戰源于開(kāi)關(guān)電容器的輸入。隨著(zhù)CMOS工藝和其電源電壓不斷降低，可供CMOS開(kāi)關(guān)用的過(guò)驅電壓會(huì )隨之減小，大大縮小了可進(jìn)行高分辨率采樣的輸入電壓范圍。再者，要設計出一個(gè)可有效應用于深次微米工藝的較低電壓閾值的開(kāi)關(guān)也不是一件容易的事。

輸入濾波和采樣時(shí)鐘的要求

　　對于使用包括流水線(xiàn)架構的任何類(lèi)型的采樣輸入模/數轉換器來(lái)說(shuō)，最后的挑戰是來(lái)自驅動(dòng)轉換器的外置電路，尤其是輸入濾波網(wǎng)絡(luò )和采樣時(shí)鐘。無(wú)論是使用什么樣的采樣輸入轉換器，在采樣運行時(shí)混疊在要求頻帶內的信號都需要使用抗混疊濾波器(AAF)來(lái)清除。由于現實(shí)難以達到陡斜的濾波器衰減特性，常迫使設計人員對所需的信號過(guò)份采樣。雖然過(guò)采樣可以縮減有可能在頻帶中出現混疊的頻率范圍，從而使對抗混疊濾波器的要求降低，但這過(guò)采樣會(huì )導致模/數轉換器浪費奈奎斯特的帶寬，并使到系統的功耗增加。此外，過(guò)采樣還會(huì )增加對其后數字電路的工藝要求。

　　對于采樣輸入模/數轉換器來(lái)說(shuō)，提供給模/數轉換器的采樣時(shí)鐘是另一個(gè)決定整體動(dòng)態(tài)性能的重要因素，尤其對高分辨率和高輸入頻率的應用來(lái)說(shuō)更甚。時(shí)鐘源的相位噪聲會(huì )隨著(zhù)模/數轉換器輸出處的噪聲增加而出現，因此系統設計人員必須小心處理以確保整體的系統分辨率不會(huì )被時(shí)鐘源局限。對于高速和高分辨率的模/數轉換器來(lái)說(shuō)，時(shí)鐘的品質(zhì)很重要，因為當輸入頻率和模/數轉換器分辨率提高時(shí)，系統對時(shí)鐘信號的純凈度要求也會(huì )相應提升。

　　從上述的討論中還可明顯看出，雖然流水線(xiàn)和其它的采樣式輸入模/數轉換器是高速和高性能應用的最佳選擇，但無(wú)論對于模/數轉換器設計人員或系統設計人員來(lái)說(shuō)都充滿(mǎn)著(zhù)挑戰。與采樣輸入模/數轉換器相反，CTSD模/數轉換器并不需要快速穩定的電路或在其輸入處設有開(kāi)關(guān)電容器，因此可避免增加模/數轉換器的功耗，而且亦無(wú)需在高分辨率的應用使用高性能的驅動(dòng)器。此外，CTSD模/數轉換器還具有高效的抗混疊濾波的優(yōu)點(diǎn)，可降低或免除對外加抗混疊濾波器的要求，并且不會(huì )浪費模/數轉換器的帶寬。最后，CTSD技術(shù)還很適合遷移到未來(lái)的CMOS工藝。對于那些可同時(shí)使用CTSD和流水線(xiàn)架構的高分辨率和100MSPS以下的應用而言，CTSD技術(shù)會(huì )帶來(lái)壓倒性的優(yōu)勢，這些優(yōu)勢將在后文中論述。

過(guò)采樣模/數轉換器

　　奈奎斯特率轉換器一般都能有效地在高輸入帶寬下達到中級分辨率，而通常過(guò)采樣轉換器的表現則相反。由于過(guò)采樣轉換器的采樣頻率是大于輸入信號帶寬的奈奎斯特率，因此在即定轉換器采樣率下，過(guò)采樣轉換器的輸出率將會(huì )比奈奎斯特率轉換器的低?？墒?，假如換成是奈奎斯特帶寬，過(guò)采樣轉換器(即使沒(méi)有校準)能達到比奈奎斯特率轉換器更高的分辨率，當中無(wú)需理會(huì )轉換器中CMOS電路的原有分辨率。這樣的模/數轉換器有兩類(lèi)，分別是過(guò)采樣模/數轉換器和SD模/數轉換器。

過(guò)采樣模/數轉換器
　　
　　要清楚理解一個(gè)模/數轉換器是如何過(guò)采樣，最好從探討一個(gè)N位閃速模/數轉換器開(kāi)始。這個(gè)轉換器的正參考電壓和負參考電壓分別為+VREF/2和 -VREF/2，而它的整個(gè)輸入范圍[-VREF/2，+VREF/2]則被細分成2N個(gè)較小的范圍，每個(gè)均有1 LSB寬，或VLSB = -VREF/2N。

　　由于閃速模/數轉換器的輸出只能指派出一組有限輸出給一個(gè)無(wú)限范圍的輸入，因此一個(gè)輸入的輸出數字化表示便是原來(lái)幅度的總和再加上由數字近似值而來(lái)的信號誤差，而這個(gè)誤差信號即是量化誤差。一般來(lái)說(shuō)，這里假設量化誤差的功率擁有一個(gè)白色的頻率光譜，并且從頻率0到采樣頻率fS之間平均分布。把這個(gè)固定的量化噪聲密度從0到fS/2 (即奈奎斯特帶寬)積分計算，那便可得出模/數轉換器輸出中的噪聲功率。最后，便可得出閃速模/數轉換器的SNR，其數值為 (0.176 + 6N) dB，其中N是輸出中的位數。

　　在以上關(guān)于分布在DC和fS/2之間的量化誤差白噪聲的討論，為降低模/數轉換器輸出信號中的噪聲提供一個(gè)簡(jiǎn)單的方法。由于有限功率的量化噪聲會(huì )在所有頻率間平均分布，因此只要限制轉換器的可用帶寬，就可以削減輸出的總噪聲，從而提升帶寬內信號的SNR。也就是說(shuō)，假如把輸入帶寬局限在fS/2M，那整體的總和噪聲將可降低M倍，這便稱(chēng)為過(guò)采樣比率。因此，一個(gè)過(guò)采樣模/數轉換器所能達到的最高SNR為：
　　SNR = 1.76 + 6N + 10log10 (M) [3]
　　在過(guò)采樣中，M值每增大四倍那SNR便會(huì )增加一個(gè)位(6 dB)。
Sigma-Delta調制器模/數轉換器

　　在過(guò)采樣中的帶寬/分辨率取舍效率可以通過(guò)整形輸入信號或量化噪聲的頻譜來(lái)加強。前者一般都是用一個(gè)delta調制器來(lái)完成，而后者則需依靠一個(gè)SD調制器。由于SD調制器比起delta調制器在那些非理想化電路中表現更好，所以也被普遍采用。

　　SD調制器的基本工作原理是在反饋環(huán)路中包含一個(gè)簡(jiǎn)單的量化器，以對量化噪聲整形并將大部份的噪聲移出要求頻帶之外，以準備稍后再用濾波器來(lái)抑制。圖2表示出一個(gè)簡(jiǎn)單的SD調制器的例子，其中加性白噪聲源ei 來(lái)調制量化器。
　
圖2  SD調制器

圖3 表示出傳遞函數，也稱(chēng)為噪聲傳遞函數(NTF)，它是從量化噪聲ei傳遞到供不同環(huán)路級L的調制輸出。

圖3  SD調制器中的量化噪聲整形

　　從上述圖表，可以看到調制器在較高的頻率時(shí)會(huì )把量化噪聲放大，并同時(shí)抑制較低頻率的帶內噪聲。在這種效應下，量化噪聲會(huì )轉移到較高的頻率，在該處它們稍后會(huì )被濾走，從而大大降低了在調制器輸出處的整體帶內量化噪聲能量。但要注意對于較高階的調制器，是會(huì )有更多的量化噪聲被整形出頻帶外，使得留在帶內的量化噪聲較少。不過(guò)，環(huán)路濾波器的階數不會(huì )無(wú)限增加，原因是當環(huán)路的階級愈高，穩定性就越低。

　　可以看出對于一個(gè)SD調制器來(lái)說(shuō)，可用的SNR以dB為單位就是：
　　SNR = 1.76+6N+(2L+1) 10 log10(M) + 10 log 10 (2L+1)-(2L) 10 log 10 (p)     [3]

　　如果與一個(gè)簡(jiǎn)單的過(guò)采樣模/數轉換器的SNR比較，當M>p時(shí)， SD調制器的SNR會(huì )較大，其實(shí)這是一種常見(jiàn)情況。隨著(zhù)過(guò)采樣的頻率增加，SD調制器會(huì )不斷給出比簡(jiǎn)單過(guò)采樣更高的分辨率。上述公式表示過(guò)采樣率而增加的SNR會(huì )乘大(2L+1)倍，因此在SD調制器中的帶寬與分辨率間的取舍效率會(huì )比單一的過(guò)采樣高，尤其當調制器的階級增加時(shí)這一情況更加明顯。SD調制器之所以能獲得更佳的分辨率，應歸功于發(fā)生在SD環(huán)路反饋中的量化誤差噪聲整形。

　　在SD調制器中量化器的輸出信號包含有輸入信號、其它噪聲以及經(jīng)整形后量化噪聲以外的失真成份。再者，環(huán)路輸出數據率會(huì )比要求的高M(jìn)倍。SD轉換過(guò)程的最后一個(gè)步驟是去除帶外的量化噪聲，并且將輸出的采樣率降低至所需的數據傳輸率，該功能由抽取濾波器執行。

抽取濾波器

　　在SD調制器輸出處的數字濾波器必須過(guò)濾所有的帶外量化噪聲，并且重新從環(huán)路采樣率MfS到所需的模/數轉換器輸出率fs之間為數字數據采樣。為了降低實(shí)現的復雜性，通常都會(huì )在多個(gè)不同的級中采用抽取濾波器。

　　一個(gè)簡(jiǎn)單的實(shí)現方法是采用一個(gè)簡(jiǎn)單的累積/拋棄或sinc濾波器作為第一級，它一般會(huì )被限制在一個(gè)低階的抽取比例以防止出現明顯的帶內降級，而sinc的傳遞函數則可防止在不同再采樣率下的信號在帶內出現混疊。然而，這類(lèi)的配置通常都跟隨有一個(gè)低通濾波器，它可從sinc濾波器的中等輸出率將信號每10抽一到所需的采樣率fs/M。這低通濾波器也可用來(lái)補償sinc濾波器的帶內降級?？墒?，SD模/數轉換器中的抽取濾波會(huì )導致比流水線(xiàn)模/數轉換器更長(cháng)的延遲，但現今大部份的應用都能接受這增加了的幅度。(待續)