應對串行背板接口設計挑戰

　　采用串行技術(shù)進(jìn)行高端系統設計已占很大比例。在《EETimes》雜志最近開(kāi)展的一次問(wèn)卷調查中，有92%的受訪(fǎng)者表示2006年已開(kāi)始設計串行I/O系統，而在2005年從事串行設計的僅占64%。

　　串行技術(shù)在背板應用中的盛行，大大促進(jìn)了這一比例的提高。隨著(zhù)對系統吞吐量的要求日益提高，陳舊的并行背板技術(shù)已經(jīng)被帶寬更高、信號完整性更好、電磁輻射和功耗更低、PCB設計更為簡(jiǎn)單的基于串行解串器(SerDes)技術(shù)的背板子系統所代替。

　　諸如XAUI和千兆位以太網(wǎng)(GbE)等有助于簡(jiǎn)化設計、實(shí)現互操作性的標準串行協(xié)議的問(wèn)世，進(jìn)一步推動(dòng)了串行技術(shù)的應用。此外，PCI工業(yè)計算機制造商協(xié)會(huì )(PICMG)制定的AdvancedTCA和MicroTCA等串行背板規格標準，也對串行技術(shù)的快速普及起到了重要作用。串行背板技術(shù)具有極大的優(yōu)越性，不但廣泛用于通信系統、計算機系統、存儲系統，還被應用到電視廣播系統、醫療系統和工業(yè)/測試系統等。

　　設計“頑癥”

　　盡管串行技術(shù)的應用已日益普遍，但許多設計挑戰依然橫亙在設計人員面前。背板子系統是整個(gè)系統的“心臟”，它必須能夠在板卡間提供可靠的信號傳輸。因此，在背板設計中，確保很高的信號完整性(SI)是首要任務(wù)。

　　另外，采用能夠以極低誤碼率驅動(dòng)背板的、基于SerDes技術(shù)的適當芯片也至關(guān)重要。在設計人員重復利用舊背板上的早期元件和設計規則的“早期系統升級”應用中，利用芯片元件來(lái)改善SI尤為重要。

　　開(kāi)發(fā)串行背板協(xié)議和交換接口(fabric interface)也是設計人員面臨的一個(gè)挑戰。大多數背板設計都利用了采用專(zhuān)有協(xié)議的早期專(zhuān)用集成電路(ASIC)，甚至一些比較新的背板設計也要求采用專(zhuān)有背板協(xié)議。因此，芯片解決方案必須十分靈活，能夠支持必要的定制化。雖然ASIC可以實(shí)現這一點(diǎn)，但是，ASIC通常成本高，而且存在風(fēng)險，因為產(chǎn)品需求量/銷(xiāo)量不確定，可能產(chǎn)生設計缺陷以及技術(shù)規格的更改等。

　　近來(lái)，基于現有標準的模塊化交換結構逐漸成為熱點(diǎn)技術(shù)。這種技術(shù)有助于縮短開(kāi)發(fā)周期，但所采用的芯片解決方案必須支持標準協(xié)議，并且允許靈活地對最終產(chǎn)品進(jìn)行獨具特色的定制。當然，還有成本、功耗和上市時(shí)間等不可回避的挑戰。為了應對串行背板設計中的這一系列挑戰，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。

　　串行背板解決方案

　　面向串行背板應用的Xilinx Virtex-5LXT FPGA的關(guān)鍵技術(shù)是嵌入式RocketIO GTP低功耗串行收發(fā)器。最大的Virtex-5LXTFPGA中最高可包含24個(gè)串行收發(fā)器，每個(gè)串行收發(fā)器的運行速率范圍均為100Mbps至 3.2Gbps。結合可編程結構，該FPGA能夠以高達3.2Gbps的速率支持幾乎所有的串行協(xié)議，不論是專(zhuān)有協(xié)議還是標準協(xié)議。

　　對串行背板應用而言，更重要的是內置信號調理特性，包括傳輸預加重和接收均衡技術(shù)。這些特性可以實(shí)現速率高達數千兆比特的遠距離(通?？蛇_40英寸或更遠)信號傳輸。這兩種均衡方法都是通過(guò)增強高頻信號分量和衰減低頻信號分量，來(lái)最大限度地降低符號間干擾(ISI)的影響。區別在于，預加重是對線(xiàn)路驅動(dòng)器輸出的發(fā)射信號執行的，而接收均衡則是對傳入IC封裝的接收信號執行的。預加重和均衡特性均可編程為不同狀態(tài)，以實(shí)現最優(yōu)信號補償。

　　除了信號調理特性，這些串行接收器還具備其他對背板有用的特性，如可編程輸出擺幅，這種特性可以實(shí)現與多種其他基于電流型邏輯電路(CML)的器件連接和內置交流耦合電容器—可簡(jiǎn)化傳輸線(xiàn)路設計、降低ISI。

　　IP核

　　大多數串行背板應用依然采用專(zhuān)有協(xié)議。然而，最近的一些新設計已開(kāi)始采用XAUI和GbE等標準化協(xié)議。這主要是因為一方面這些標準日益成熟，另一方面基于這些協(xié)議的交換結構專(zhuān)用標準產(chǎn)品(ASSP)也不斷涌現。利用ASSP實(shí)現交換應用可以大大縮短開(kāi)發(fā)周期，但是設計人員發(fā)現，必須通過(guò)提供增值功能(主要是在線(xiàn)卡上)來(lái)實(shí)現產(chǎn)品差異化。

　　由于這些串行收發(fā)器是專(zhuān)為支持大多數串行背板標準協(xié)議而設計的，因此FPGA是實(shí)現定制特性的理想平臺。串行收發(fā)器和交換接口一起允許實(shí)現符合標準的設計，并具有增值功能，而所有這些都是在單個(gè)芯片器件上實(shí)現的。

　　為了幫助縮短設計周期，Xilinx推出了面向XAUI、GbE、SRIO和PCIe等主要串行I/O接口標準的模塊化IP核。為了確?；ゲ僮餍?，這些IP核經(jīng)過(guò)了一系列兼容性測試和獨立的第三方驗證。為了有助于產(chǎn)生“輕量級”串行協(xié)議設計，Xilinx還推出了Aurora協(xié)議—它特別適用于要求最大限度地降低開(kāi)銷(xiāo)、優(yōu)化芯片資源利用率的比較簡(jiǎn)單的設計。

　　由于以太網(wǎng)和PCIe技術(shù)的應用范圍越來(lái)越廣，Virtex-5LXTFPGA也實(shí)現了嵌入式三態(tài)以太網(wǎng)M AC和PCIe端點(diǎn)模塊。這些特性能夠幫助節省大量FPGA資源，例如那些需要在控制板應用中實(shí)現接口的客戶(hù)。

　　目前，即使一些比較新的系統仍在使用并行接口芯片，因此，Xilinx也推出了適用于諸如SPI-4.2、SPI-3和PCI等常見(jiàn)并行接口的IP核，以便快速設計串行到并行橋，滿(mǎn)足許多應用的需求。

　　除了串行和并行接口IP核，Xilinx還提供了更加完善的IP解決方案，以進(jìn)一步縮短產(chǎn)品開(kāi)發(fā)周期和上市時(shí)間。包括用于優(yōu)化背板流量的流量管理器和允許板卡之間實(shí)現“多對多”連接功能的網(wǎng)狀結構參考設計。此外，ChipScope Pro串行I/O工具套件可以幫助設計人員快速設置和調試串行收發(fā)器，以及進(jìn)行BERT測試。

　　應用示例

　　下面，舉例說(shuō)明如何集成所有這些解決方案元件，打造一個(gè)適用于星形系統和網(wǎng)狀系統的完善的串行背板結構接口FPGA。

　　1. 星形背板拓撲應用

　　星形背板拓撲十分經(jīng)濟，尤其是在包含大量板卡的系統中，因此，大量高端基礎設備采用星形拓撲。圖1所示為實(shí)現了基于FPGA的星形交換接口的10GbE線(xiàn)卡示例。該FPGA例示了一個(gè)XAUI LogICORE IP核，并利用4個(gè)串行收發(fā)器連接至16通道XAUI交換結構卡。此外，該FPGA還具備一個(gè)LogiCORESPI-4.2核，以連接至10Gbps網(wǎng)絡(luò )處理單元。

　　圖1：10GbE線(xiàn)卡中的星形結構I/FFPGA。

　　在串行接口和并行接口之間的是流量管理器IP解決方案，它負責對傳入和傳出的信息流執行服務(wù)質(zhì)量(QoS)相關(guān)功能。存儲器控制器負責控制主要用作數據包緩沖器的外部存儲器。這種結構的優(yōu)越性包括：提高了SerDes和邏輯電路功能的集成度、借助IP解決方案加快了產(chǎn)品上市時(shí)間、同時(shí)實(shí)現客戶(hù)特定系統技術(shù)規范。還可提供不錯的信號完整性和很低的SerDes功耗(總功耗僅為400mW左右)等?？蛻?hù)可以在XC5VLX50T器件上實(shí)現這一切。

　　網(wǎng)狀結構

　　雖然大多數系統都采用星形拓撲，但一些小系統則需要采用網(wǎng)狀拓撲。例如，圖2所示的5插槽IP DSL接入多路復用器需要在4個(gè)24端口VDSL線(xiàn)卡和一個(gè)連接至城域以太網(wǎng)的10GbE回程卡之間實(shí)現完全連接。每片板卡都利用1個(gè)Virtex- 5LXT器件和4個(gè)嵌入式串行收發(fā)器來(lái)實(shí)現4個(gè)獨立的網(wǎng)狀結構物理層通道。這4個(gè)鏈路層基于A(yíng)urora協(xié)議，以3Gbps左右的速率傳輸2.4Gbps 有效載荷和編碼之類(lèi)的其它開(kāi)銷(xiāo)。

　　圖2：

　　中繼卡(trunk card)和線(xiàn)卡分別采用了SPI-4.2和SPI-3LogiCOREIP核，為網(wǎng)絡(luò )處理器提供了連接功能。網(wǎng)狀結構參考設計和流量管理器解決方案為所有線(xiàn)卡提供了分布式交換和QoS功能。

　　線(xiàn)卡邏輯接口可以輕松地裝入到XC5VLX30T器件上，而中繼卡接口結構則可裝入到XC5VLX50T器件上。與星形系統示例類(lèi)似，利用Virtex-5LXT解決方案，可以提高集成度、縮短上市時(shí)間、優(yōu)化系統特性、降低功耗和成本等。

　　本文結論

　　如今，串行背板技術(shù)已成為主流技術(shù)。隨著(zhù)帶寬要求的與日俱增，將有越來(lái)越多的應用采用串行背板技術(shù)。同時(shí)，背板子系統對速率和協(xié)議的要求必然會(huì )越來(lái)越高，設計人員將面臨層出不窮的新挑戰。

　　然而，有了XilinxVirtex-5LXTFPGA和面向串行背板的現有IP解決方案，系統結構設計人員可以在升級早期系統和設計新的背板之間進(jìn)行選擇。具有嵌入式SerDes的Virtex-5LXTFPGA擁有旨在改善SI的關(guān)鍵特性，和實(shí)現高度可靠、面積與成本優(yōu)化的設計所需的高度集成。