基于FPGA和DSP的高速瞬態(tài)信號檢測系統

　　引 言

　　目前國內急需一種能夠對電火工品的發(fā)火過(guò)程進(jìn)行實(shí)時(shí)無(wú)損耗監測的方法和手段，并根據監測結果對火工品的可靠性進(jìn)行準確的判決和認證，解決科研和生產(chǎn)過(guò)程中的具體問(wèn)題。本系統采用感應式線(xiàn)圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現了電火工品的無(wú)損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗提供一種在線(xiàn)的無(wú)損耗實(shí)時(shí)檢測系統，以便對電火工品的發(fā)火全過(guò)程進(jìn)行監測;第三，為電火工品的發(fā)火可靠性認證和評估提供真實(shí)的評價(jià)依據，減少或杜絕因拒收產(chǎn)品而出現經(jīng)濟方面的風(fēng)險，同時(shí)也可減少或杜絕因錯誤地接收產(chǎn)品而出現武器裝備質(zhì)量方面的隱患。

　　1 系統組成

　　整個(gè)系統的組成如圖l所示。當啟爆電路在DSP和FPGA的控制下啟爆時(shí)，感應線(xiàn)圈取出啟爆電流，首先是高速數據采集與存儲電路，以FPGA為核心，對數據進(jìn)行高速采集與存儲。數據存儲完畢，FPGA發(fā)信號告知DSP采集完畢，開(kāi)始對采集的數據進(jìn)行相關(guān)的處理。DSP對信號處理的內容：首先對信號濾波，然后進(jìn)行必要的時(shí)域和頻域分析，提取相關(guān)的信號特征，包括持續時(shí)間、信號帶寬、峰值、功率、能量等。處理完的數據通過(guò)USB口傳送到計算機，繼而進(jìn)行專(zhuān)業(yè)的相關(guān)分析。這里如果采用高速DSP進(jìn)行數據采集，對于DSP的運算能力是一種浪費。而在高速數據采集方面，FPGA有單片機和DSP無(wú)法比擬的優(yōu)勢。FPGA時(shí)鐘頻率高，內部時(shí)延小;全部控制邏輯由硬件完成，速度快，效率高.因此有圖l所示的系統組成。

　　2 硬件電路

　　2.1 高速數據采集與存儲電路

　　為了能夠對作用時(shí)間為μs級的電火工品的啟爆電流進(jìn)行實(shí)時(shí)監測，采用了由一些大規模集成電路芯片構成的高速數據采集與存儲電路，如圖2所示。

　　電火工品無(wú)損耗檢測的主要內容是對啟爆電流的測量。

　　電火工品的啟爆電流作用時(shí)間為μs級。XCS30是Xilinx公司基于SRAM技術(shù)的FPGA芯片，由它發(fā)出指令對電容Cl充電并啟爆電火工品DT。非接觸式感應線(xiàn)圈作為啟爆電流的探測裝置，取出電壓。前端調理電路一是擴大可測信號的幅度范圍，設置放大器，對小信號進(jìn)行放大，以保證足夠的動(dòng)態(tài)范圍;二是為了不給被測信號帶來(lái)影響，輸入端應有較高的輸入阻抗。在實(shí)驗中測到的電壓帶有噪聲，于是通過(guò)濾波器將噪聲濾掉。但這樣處理以后，信號的驅動(dòng)能力下降，以至于A(yíng)/D不能正確地采樣，于是加了一級跟隨器，增強驅動(dòng)能力，這樣A/D就可以正確地采樣了。

　　XCS30的主要任務(wù)是：④控制可控硅D1的導通，使電容器C1充電;②控制可控硅D2的導通，使電火工品啟爆;③在D2導通的同時(shí)，啟動(dòng)A/D轉換，以實(shí)現A/D采樣與啟爆信號的同步;④產(chǎn)生地址信號，將A/D輸出的數據存儲到SRAM中;⑤判斷SRAM的存儲空間是否已滿(mǎn)，以便結束A/D采樣，并輸出CLKR信號，通知圖3所示的數據處理與傳輸電路，讀取SRAM中的數據。其中①與②兩項任務(wù)是在DSP的控制下進(jìn)行的，如同3所示，即XCS30接收到DSP的指令后才能完成上述兩項任務(wù)。DSP經(jīng)過(guò)XCS30而控制Dl和D2導通的原因，是為了提高負載的驅動(dòng)能力。也就是說(shuō)，XCS30的驅動(dòng)能力比DSP強，可以可靠地使可控硅Dl和D2導通。

　　實(shí)際使用時(shí)，數據采集與存儲電路所達到的主要性能是：①采樣速率達到40 Msps，即采樣間隔25 ns;②存儲器容量為512KB;③被采樣信號的最大持續時(shí)間為12.8 ms。

　　被采樣信號因為檢測對象的不同而持續時(shí)間有μs級的也有ms級的，因此采樣頻率不能一成不變。經(jīng)過(guò)分析，最小采樣頻率為5 MHz，最大采樣頻率為40 MHz。而FPGA外接晶振的頻率為40 MHz，應該對它進(jìn)行8分頻。外接一個(gè)兩位撥動(dòng)開(kāi)關(guān)，“00”時(shí)對應采樣頻率為40 MHz，“11”時(shí)對應的采樣頻率為5 MHz。

　　2.2 數據處理與傳輸電路

　　TMS320VC33是圖3所示電路的核心器件，其主要功能是：①讀取圖2所示SRAM的數據。電路上的連接關(guān)系是，TMS320VC33的A19選通AS7C34096A的輸出使能信號OE，DSP的地址線(xiàn)A0～A18及數據線(xiàn)DO～D7分別與SRAM的Ao～A18及數據線(xiàn)D0～D7相接。②對讀取的數據進(jìn)行處理，包括必要的時(shí)域和頻域分析，主要是大數據量的FFT。③通過(guò)串行接口芯片將采集和處理后的數據傳輸到計算機。

　　DSl270是一種非易失性的存儲器。其輸出電壓高電平為5 V，但TMS320VC33的I/O口電平為3.3 V，不能承受高電平為5 V的TTL信號。為了使TMS320VC33與DSl270能交換數據，采用74LVC4245實(shí)現3.3V和5V的電平轉換。74LVC4245同時(shí)具有3.3 V和5 V兩種供電電源，與DSP相連的I/O腳電平為3.3V，與DS1270相連的I/O腳電平為5 V。

　　由于TMS320VC33片內設有ROM，掉電后程序和數據信息都將遺失，因此需要外接存儲器。這里選用Flash芯片AM29F040存儲程序，用DS1270存儲數據處理過(guò)程中及過(guò)程后的數據。電源芯片TPS767D318產(chǎn)生3.3V和1.8 V的電壓給DSP供電;上電后，TPS767D318的復位腳將產(chǎn)生一個(gè)低電平，此信號同時(shí)將DSP復位，DSP將程序從程序存儲器引導到高速RAM區后開(kāi)始全速執行。數據進(jìn)入DSP，DSP對數據進(jìn)行處理，即進(jìn)行必要的時(shí)域和頻域分析，提取相關(guān)信號特征，將處理后的結果再放回DSl270。

　　3 軟件設計

　　圖2所示電路的核心器件是XCS30，前述5項功能是通過(guò)VHDL實(shí)現的，其流程如圖4(a)所示。圖中CHG和FIR分別是發(fā)給XCS30，并使其發(fā)送對電容Cl充電和啟爆電火工品DT的指令;ENCODE是啟動(dòng)A/D轉換的信號;WR是寫(xiě)SRAM的信號，地址值A=7FFFFh表示SRAM已滿(mǎn)。這時(shí)XCS30輸出CLKR信號，表明采樣和存儲過(guò)程已經(jīng)結束。

　　圖4(a)分為4個(gè)功能模塊：產(chǎn)生發(fā)火信號、分頻器、頻率選擇器、地址分配器。圖4(b)為DSP程序流程。

　　編寫(xiě)VHDL程序并在ISE7.1中的仿真波形如圖5所示。

　　4 小 結

　　DSP的優(yōu)勢有：數據處理能力強，高速度運算，能實(shí)時(shí)完成復雜計算，單周期多功能指令，豐富的串口資源。利用DSP強大的數據處理能力和高運行速度的優(yōu)勢，可以提高分析系統的精度和實(shí)時(shí)性，滿(mǎn)足監測系統的更高的性能要求。由于將DSP與FPGA等高新的芯片運用到該系統中，一片可以實(shí)現許多功能，蹦此減少了使用的其他器件，精簡(jiǎn)了主板系統;特別是增加功能比較方便，只需修改軟件。這樣，相對降低了整個(gè)系統的成本，而且增強了整個(gè)系統的性能。