視頻解碼器ADV7189B的應用

視頻解碼器ADV7189B的應用
The application of High Performance 12-bit Video Decoder ADV7189B
武警工程學(xué)院（西安）  尹小麗  張伯虎

摘要: 本文給出了應用ADV7189B設計PCB布線(xiàn)的實(shí)例。
關(guān)鍵詞: 視頻解碼器；ADV7189B
2005年4月1日收到修改稿。

引言
ADI公司ADV7189B是一種高質(zhì)量、單片、多數據格式的視頻解碼器，它可以自動(dòng)檢測并轉換與國際標準制式NTSC、PAL和SECAM兼容的一種標準模擬視頻基帶信號。ADV7189B的高級和高靈活的數據輸出接口使其能夠完成視頻解碼和基于系統的行同步時(shí)鐘轉換。該設備的應用范圍非常廣，適用于各種具有模擬視頻特征的場(chǎng)合，如磁帶和廣播的來(lái)源、安全或監視用的攝像機以及一些專(zhuān)門(mén)的系統。

ADV7189B
ADV7189B的功能方框圖如圖1所示。

圖1  ADV7189B功能框圖
ADV7189B的12bit精確A/D轉換提供了無(wú)可匹敵的高質(zhì)量視頻性能，在10bit輸出模式下允許調整10bit的分辨率。12個(gè)模擬輸入信道可接收標準的S-Video、YPrPb和復合視頻信號，AGC和鉗位復位電路允許輸入視頻信號的峰峰值范圍是0.5v-1.6v，并且可選擇的手動(dòng)設置旁路。
ADCs的時(shí)鐘頻率是固定的54MHz，所有模式的數據通道允許非常精確的采樣和數字濾波。行鎖定時(shí)鐘輸出允許輸出的數據率、定時(shí)信號和輸出的時(shí)鐘信號同步、異步或是行長(cháng)變動(dòng)的行鎖定。輸出控制信號允許的無(wú)縫接口連接適合于任何應用中。
ADV7189B模式建立在一個(gè)二線(xiàn)串行雙向端口上，并且與I2C兼容。ADV7189B采用3.3v CMOS工藝裝配，它的單片CMOS結構保證了其良好的低功耗性能。
應用ADV7189B的PCB布線(xiàn)
ADV7189B是一個(gè)高精確度、高速混合信號器件。為了最大限度的發(fā)揮其性能，好的PCB布線(xiàn)至關(guān)重要。
模擬接口輸入
在PCB板布線(xiàn)輸入時(shí)要特別謹慎，應選擇最短路徑，盡可能使用75跡阻抗，如果跡阻抗不是75會(huì )增加反射的機會(huì )。
電源去耦
建議采用和的電容對電源去耦，每個(gè)電源引腳的去耦電容大小在0.5cm以?xún)?。注意不要把電容放在PC板ADV7189B相對的一側，這樣會(huì )影響通路中的電阻性。旁路電容應放置在電源層和電源引腳之間，使電流流經(jīng)電源層、電容再到電源引腳，而不是把電源層連接在電容和電源引腳之間。一般最好的方法是在電源下放一個(gè)容值在以下的電容墊。如圖2所示。

圖2  電源去耦電路
保持低噪聲和PVDD良好的穩定性特別重要，要特別注意校準、濾波和去耦。最好對每一個(gè)模擬電路組（AVDD，DVDD，DVDDIO，PVDD）提供單獨的校準電源。
一些圖片控制器在有效時(shí)（有效圖片時(shí)間）和空閑時(shí)（水平和垂直同步期）使用不同的電源，這就導致提供給模擬電源調節器的電壓發(fā)生變化，反過(guò)來(lái)產(chǎn)生調節模擬電源電壓的變化量，可通過(guò)調整模擬電源電壓，或至少對PVDD采用不同的電源，如12V電源來(lái)減少這種變化。
對整個(gè)的電路板最好采用單獨的地層，這個(gè)地層應該和PCB的模擬和數字部分留有一定的空間。如圖3所示。

圖3  PCB地層
經(jīng)驗表明，單地層的抗干擾性能要好于多地層的情況，因為多層地的每個(gè)層會(huì )形成很長(cháng)的地環(huán)路干擾。
PLL鎖相環(huán)
鎖相環(huán)的放置要盡可能的靠近ELPF引腳，不要將數字或高頻器件放在鎖相環(huán)的附近，建議使用值有10%或更少的容差。
數字輸出（包括數據和時(shí)鐘）
數字輸出必須使用的跡線(xiàn)長(cháng)度要最小。長(cháng)跡線(xiàn)的電容高，所需的電流增大，就會(huì )產(chǎn)生更多的數字噪聲，而短跡線(xiàn)會(huì )減少反射的可能性。增加的串聯(lián)電阻可抑制反射，減少電磁干擾，減少ADV7189B內電流的尖峰信號。使用的串聯(lián)電阻要盡可能的靠近ADV7189B的引腳，但不要為了使電阻靠的更近而增加路由或輸出跡線(xiàn)的長(cháng)度。
如果可能最好限制每個(gè)數字輸出器件的電容值在以下，這可以通過(guò)減少跡線(xiàn)長(cháng)度或將輸出連到唯一的器件上很容易的實(shí)現。輸出端加載過(guò)多的電容，會(huì )增加ADV7189B內電流的瞬變，在電源上產(chǎn)生更多的數字噪聲。
數字輸入
ADV7189B設計的數字輸入只對3.3V信號起作用，不容許5V信號。如果5V的邏輯信號需要應用到解碼器，必須增加額外的器件。
抗混疊干擾濾波器
由于輸入的視頻信號的帶寬不受限，經(jīng)過(guò)A/D轉換的視頻頻帶外的信號在頻帶內發(fā)生混疊，在視頻輸出端造成干擾。ADV7189B的54MHz采樣頻率降低了對輸入濾波器的要求，為了優(yōu)化性能增加了抗混疊干擾濾波器。實(shí)現緩沖的低成本電路和所有模擬輸入信號的濾波電路如圖4所示。
緩沖器是一個(gè)使用單NPN晶體管的射極跟隨器?？够殳B干擾濾波器是個(gè)無(wú)源器件，這個(gè)無(wú)源器件是3dB、9MHz的巴特沃思濾波器。濾波器輸出端信號衰減通過(guò)ADV7189B的自動(dòng)增益控制部分補償。濾波器的截止頻率必須小于1Hz，才能保證內部鉗位的正常操作。鉗位保證視頻信號在5V的范圍內。ADV7189B的典型應用設計框圖如圖6所示。

圖4 所有模擬輸入信號的抗混疊干擾濾波電路

圖5  ADV7189B典型應用設計框圖