一種基于FPGA的準單輸入調變序列生成器設計

　　1.引言

　　隨著(zhù)集成電路復雜度越來(lái)越高，測試開(kāi)銷(xiāo)在電路和系統總開(kāi)銷(xiāo)中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內建自測試或片外測試。內建自測試把測試源和被測電路都集成在芯片的內部，對于目前SOC級的芯片測試如果采用內建自測試則付出的硬件面積開(kāi)銷(xiāo)則是很大的，同時(shí)也增加了芯片設計的難度：因此片外測試便成為目前被普遍看好的方法。由于FPGA具有可重構的靈活性，利用FPGA來(lái)作為測試源實(shí)現片外測試就是一種非常有效的手段。

　　由于偽隨機模式測試只需要有限個(gè)數的輸入向量便可達到很高的故障覆蓋率因而在作為測試源設計中得到了廣泛應用，采用CPLD來(lái)實(shí)現偽隨機測試序列生成器的設計[1]為提供了電子系統測試信號提供了一種簡(jiǎn)單的方法。在可測試設計中同時(shí)也要考慮低功耗的問(wèn)題，考慮功耗的主要原因是在測試模式下電路的功耗要遠遠高于正常模式。因為采用完全的單輸入跳變測試序列所需要的測試序列長(cháng)度太長(cháng)而沒(méi)有實(shí)際應用價(jià)值，這樣獲得準單輸入跳變測試序列的測試生成器一直是低功耗設計中一種非常有效的方法，本文針對一種產(chǎn)生準單輸入跳變測試序列的低功耗測試生成器[2]的缺點(diǎn)提出了改進(jìn)設計方案，并且利用EDA技術(shù)在FPGA芯片上進(jìn)行了設計實(shí)現。

　　2.低功耗測試生成器的設計

　　本文給出的低功耗測試產(chǎn)生器改進(jìn)方案是在文獻[2]的測試產(chǎn)生器的基礎上再利用ROM中的種子對LFSR的再播種實(shí)現的。因為原有低功耗測試產(chǎn)生器是以L(fǎng)FSR為基礎的，其產(chǎn)生的準單輸入跳變測試序列只能覆蓋被測電路中的易測故障;要達到1 0 0%的故障覆蓋率，就必須對被測電路中剩余的抗偽隨機故障和難測故障采用少量的確定模式測試集來(lái)覆蓋;折疊集[3]就是其中一種有效的確定模式測試集，利用存儲在ROM中的折疊種子對LFSR多次再播種就可以產(chǎn)生所需要的折疊測試序列。由于在折疊集內部各個(gè)測試向量之間由于存在相關(guān)性，按照一定規律排序后就可以將南一個(gè)折疊種子產(chǎn)生的折疊集變換成單輸入跳變測試序列：這樣由不同的折疊種子產(chǎn)生的測試向量序列就是準單輸入跳變測試序列。具體的改進(jìn)的電路結構如圖1所示。

　　設LFSR的級數為n，開(kāi)始由LFSR產(chǎn)生一定長(cháng)度的準單輸入跳變測試序列，具體產(chǎn)生原理和改進(jìn)前的低功耗測試產(chǎn)生器[2]原理一樣;然后開(kāi)始由折疊控制器裝入一個(gè)折疊種子，然后產(chǎn)生單輸入跳變測試序列，折疊控制器由圖1中的計數器與解碼器組成，解碼器完成對由一一個(gè)折疊種子產(chǎn)：生的原始折疊集的排序產(chǎn)生單輸入跳變測試序列。然后再裝入下一個(gè)折疊種子，折疊控制器接著(zhù)產(chǎn)生下一個(gè)單輸入跳變測試序列，這樣直到所有的折疊種子都被裝入為止。整個(gè)的由不同的折疊種子產(chǎn)生的測試向量序列就是準單輸入跳變測試序列。

　　3.FPGA的設計實(shí)現

　　在FPGA的設計輸入時(shí)采用Verilog HDL語(yǔ)言來(lái)設汁所要求的測試生成器模塊，我們以n=8的LFSR為例，以下給出了設計源碼。通過(guò)使用MaxplusII1 0.2軟件在A(yíng)LTERA公司的FPGA芯片FLEX EPF1OK 10LC84-4進(jìn)行了仿真，圖2給出了仿真波形，驗證了設計的正確性。