意法半導體的可配置系統級芯片系列的第一款產(chǎn)品問(wèn)世

本文引用地址：http://dyxdggzs.com/article/7394.htmST創(chuàng )新的SPEAr系列的第一款芯片的樣品現已上市，新的芯片基于A(yíng)RM體系結構，集成豐富的外設和可配置的邏輯模塊，讓各種應用擁有空前的靈活性和上市時(shí)間


全球系統級芯片技術(shù)的領(lǐng)導者意法半導體今天宣布可配置系統芯片IC系列的第一款產(chǎn)品制造成功，該產(chǎn)品適合各種應用，包括打印機、掃描儀和其它嵌入式控制應用的數字引擎，同時(shí)ST還為客戶(hù)提供了一個(gè)覆蓋現在和未來(lái)需求的完整的產(chǎn)品開(kāi)發(fā)計劃。
新器件基于ST的“結構化處理器增強型體系結構”（SPEAr），集成一個(gè)ARM核心和一整套IP（知識產(chǎn)權）模塊和一個(gè)可配置邏輯模塊，快速定制關(guān)鍵的功能只需全定制化設計方法的一小部分時(shí)間和成本，而且靈活性與性能可與全定制化設計方法媲美。
這個(gè)產(chǎn)品系列基于工業(yè)標準的ARM核心，最大化了現有硬件和軟件模塊的使用率。芯片的架構包括多種經(jīng)過(guò)實(shí)踐證明的互聯(lián)、存儲器接口和高性能總線(xiàn)系統的IP模塊。最后，一個(gè)定制化的嵌入邏輯模塊允許開(kāi)發(fā)優(yōu)化的解決方案，針對特定的市場(chǎng)，用戶(hù)可以在A(yíng)SSP（專(zhuān)用標準產(chǎn)品）內添加各自專(zhuān)有的IP，無(wú)需對ASIC進(jìn)行完整的設計。
ST計算機系統部總經(jīng)理Vittorio Peduto,說(shuō)：“SPEAr在市場(chǎng)上是一個(gè)新的概念，這個(gè)創(chuàng )新的產(chǎn)品系列允許用戶(hù)輕松擁有最新的技術(shù)以及優(yōu)異的性能和全定制化設計，縮短了全ASIC設計方法的高度靈活性與ASSP的低所有成本方法之間的差距。這種概念將設計周期壓縮到幾個(gè)星期，由于采用電子束制造原型，周轉時(shí)間縮短到幾天，而且NRE（一次性費用）成本非常低。從最終的RTL生成后的六到八周內，產(chǎn)品即可開(kāi)始量產(chǎn)。SPEAr技術(shù)讓?xiě)卯a(chǎn)品擁有前所未有的上市時(shí)間，對于如此的復雜程度和高性能，這么短的上市時(shí)間在過(guò)去是根本不可能的?！?
新器件包括：一個(gè)192MHz 的ARM946ES核心以及8千字節的數據高速緩存、指令緩存、數據TCM（緊密耦合內存）和指令TCM；三個(gè)USB端口（包括主機端口和設備端口）；一個(gè)以太網(wǎng)MAC；16通道8位模數轉換器；一個(gè)I2C接口；三個(gè)UART；內存接口，400,000可編程等效邏輯門(mén)。
該系列的第一款產(chǎn)品的樣片現已上市，批量訂購的價(jià)格區間是13美元，全套的評估板要等到9月份才能出貨，ST已設計出一個(gè)特殊的雙模開(kāi)發(fā)環(huán)境，用戶(hù)可以利用一個(gè)外部FPGA開(kāi)發(fā)驗證解決方案，然后將其映射到芯片的可配置邏輯模塊內，這種方法既簡(jiǎn)便又快速。此外，為了提高開(kāi)發(fā)過(guò)程的靈活性，ST還將提供一個(gè)簡(jiǎn)化版的開(kāi)發(fā)環(huán)境，針對任何該系列中的任何一個(gè)芯片，可以完全刪除可編程邏輯。