<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 新品快遞 > LSI邏輯為入門(mén)級平臺ASIC解決方案免除掩模費用

LSI邏輯為入門(mén)級平臺ASIC解決方案免除掩模費用

——
作者: 時(shí)間:2005-07-07 來(lái)源: 收藏
新加入低成本RapidChip Integrator2 系列的兩款slices為ASIC和FPGA設計者提供低風(fēng)險、低成本的選擇,以幫助他們快速進(jìn)入新興市場(chǎng);
  •  0掩模費、低于5萬(wàn)美元的NRE開(kāi)支、100K批量單片價(jià)格僅要6美元,這些優(yōu)勢提供了最高成本效益的系統解決方案。
  • LSI近日宣布:RapidChip Integrator2™平臺ASIC系列中再添兩款slices,為ASIC和FPGA設計者提供大批量應用的低風(fēng)險、低成本解決方案。新款RapidChip slices無(wú)需掩模費、NRE開(kāi)支低于5萬(wàn)美元、100K批量單片價(jià)格僅要6美元,提供了用于工業(yè)、國防、高端消費電子產(chǎn)品等領(lǐng)域的最高成本效益系統解決方案。

    本文引用地址:http://dyxdggzs.com/article/7216.htm

    Rich Wawrzyniak, Semico Research公司ASICs、SoCs高級分析師認為新的RapidChip slices為尋求進(jìn)入新興市場(chǎng)的設計師提供了極佳的選擇:“通過(guò)免除入門(mén)級平臺ASIC的掩模費用,使其RapidChip客戶(hù)能夠快速地將自己的創(chuàng )新設計推向潛在的高速增長(cháng)市場(chǎng),同時(shí)滿(mǎn)足成本和性能等目標?!?/p>

    目前正在使用一種簡(jiǎn)便的快速設計流程,以盡可能低的成本價(jià)格提供新的RapidChip Integrator2 平臺 ASIC slices。在極低的單片價(jià)格及NRE支出外,還免費提供評估版RapidWorx工具包和與Synplicity合作開(kāi)發(fā)的Amplify RapidChip物理綜合工具。

    “使用新的低成本RapidChip Integrator2 slices,復雜SoCs設計者可以顯著(zhù)節約設計開(kāi)發(fā)成本?!盠SI邏輯RapidChip®市場(chǎng)總監、Yousef Khalilollahi說(shuō),“新slices提供類(lèi)ASIC的密度、性能和能耗,其價(jià)格水平可以使客戶(hù)近乎無(wú)風(fēng)險地進(jìn)行生產(chǎn),為他們提供了絕好的機會(huì )提高行業(yè)內市場(chǎng)份額?!?/p>

    新RapidChip Integrator2 slices也為消費電子、工業(yè)市場(chǎng)FPGAs提供一種替代選擇。批量單價(jià)僅為6美元,塑料方型扁平式(Plastic Quad Flat Pack, PQFP)封裝比可編程架構提供更多門(mén)和內存,是此類(lèi)市場(chǎng)中依賴(lài)于低價(jià)量產(chǎn)解決方案開(kāi)發(fā)產(chǎn)品的設計師的理想選擇。

    RapidChip Integrator2 slices有兩種配置:0.5M門(mén)邏輯、0.9MB嵌入式陣列RAM和0.85M門(mén)邏輯、1.5MB嵌入式陣列RAM。陣列RAM技術(shù)為高吞吐設計提供架構柔性,包含有由若干雙通道18Kbit內存塊(一個(gè)slice中最高達84塊)。這些內存可以簡(jiǎn)單配置為單獨內存或者聯(lián)結為較大的內存。這種陣列方式提供了可配置為shallow/wide或者deep/narrow的內存,以滿(mǎn)足設計者的需要。



    關(guān)鍵詞: LSI邏輯

    評論


    技術(shù)專(zhuān)區

    關(guān)閉
    国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
    <dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>