便攜式產(chǎn)品的單芯化成為趨勢

　　市場(chǎng)需求和技術(shù)支撐組成了便攜式產(chǎn)品走向全面單芯化的雙重推動(dòng)力。用于便攜式產(chǎn)品的SoC正在大規模地包容包括ADC和PLL在內的模擬電路，單芯化設計有助于減少元件數量、芯片占板面積、BOM以及芯片功耗等。

　　集眾多數字和模擬技術(shù)與一身的手機芯片是單芯化設計趨勢的一個(gè)縮影。一個(gè)集成了基帶、RF收發(fā)器、SRAM和PMU的SoC就幾乎組成一個(gè)完整的手機芯片方案。TI、英飛凌、NXP和高通已經(jīng)陸續推出了多個(gè)面向2G、2.5G和3G的單芯片方案。

　　即便是作為手機附屬功能，Wi-Fi和AM/FM接收器的單芯片也已經(jīng)面世。9月Broadcom公司采用65納米CMOS工藝率先制造出802.11n單芯片方案BCM4322。Silicon Laboratories在今年3月推出了單芯片的AM/FM接收器Si473x系列，大幅度減少了芯片體積和元器件數，隨后又在最近率先在Si4734/35芯片中增加了短波接受的能力。Si473x用CMOS工藝把DSP與射頻集成在單芯片上，DSP用作解碼RDS（Radio Data System），一個(gè)8位MCU作為控制單元。Si473x因為采用了內置DSP的數字低中頻架構，從而實(shí)現一些傳統模擬架構產(chǎn)品無(wú)法做到的功能，例如：頻段內完全自動(dòng)化的數字調諧能力，包含1kHz步進(jìn)頻率和可選擇式通道帶寬濾波器。

　　但是混合了數字/模擬信號的SoC正在面臨生產(chǎn)工藝上的進(jìn)退維谷。生產(chǎn)數字電路的CMOS工藝已經(jīng)從90nm 過(guò)度到65nm，并且正在向45nm前進(jìn)。隨著(zhù)生產(chǎn)工藝的提高，數字電路的驅動(dòng)電壓已經(jīng)降到1V以下，通過(guò)降低驅動(dòng)電壓，能夠降低功耗，這在便攜式產(chǎn)品領(lǐng)域是大勢所趨。雖然模擬電路也在向130nm和90nm的工藝發(fā)展，驅動(dòng)電壓一路從2.5V降到1.8V，甚至是1.2V/1V。但是模擬電路驅動(dòng)電壓越低，電路越難驅動(dòng)，尤其是運算發(fā)大器一旦降到1V以下，工作的穩定性就難以保障。

　　業(yè)界已經(jīng)提出幾種設計混合信號電路的方法，包括：數/模芯片分離，模擬工藝分離法和改變模擬芯片架構的新的模擬技術(shù)。數/模芯片分離法將模擬和數字的電路分離，并通過(guò)SiP的方法封裝在一起，ADI公司去年10月推出一款WiMax芯片組，將同樣采用180nm制造的ADC/DAC和RF收發(fā)器集成，基帶處理器采用90nm工藝生產(chǎn)。新的模擬芯片架構是將目前基于電壓的運算和控制的方法轉向基于時(shí)間的處理，TI已經(jīng)采用類(lèi)似的DRP（數字射頻處理）技術(shù)設計出集成基帶和RF收發(fā)器的手機單芯片。除了TI，包括英飛凌在內的其他幾家公司都在將單芯片的制造工藝推向65nm甚至45nm。