用FPGA實(shí)現數據遠距離的高精度傳輸

　　1 意義

　　簡(jiǎn)單的多機間數據通信在我們的設計中很普遍，一般情況下數據傳輸距離很短，不會(huì )超過(guò)百十m，因此僅采用雙絞線(xiàn)加RS232或RS485標準就可以有效傳輸。但有時(shí)多機之間的距離也會(huì )很遠，如我們所設計的一個(gè)氣象項目，就要求子站遍布在基站1km范圍內。因此在考慮成本、不增加很多設備的前提下，有效防止噪聲干擾，保證子站與基站的數據高精確傳輸就很重要。

　　通常多機短距通信中，可以在收發(fā)端加入奇校驗、累加和校驗等出錯就重發(fā)的防噪聲措施;但以上措施都只能檢錯，不能糾錯，也就是說(shuō)傳輸過(guò)程中不能容錯。在遠距離、干擾大、出錯概率非常高的情況下，單純的出錯就重發(fā)措施會(huì )失去工作效率和意義。因此，我們需要一種能容錯的數據傳輸方式，就要對數據編碼。因此，不同傳輸環(huán)境的噪聲性質(zhì)不相同，對應的編碼方式也不一樣，所以我們設計編碼時(shí)強調更多位的糾錯冗余，以適合較多的環(huán)境，但相應地就降低了傳輸速率。另外，出于通用性和簡(jiǎn)易性的考慮，我們的設計應可直接加載于原有的有線(xiàn)或無(wú)線(xiàn)通信系統上，除數據連線(xiàn)外，不需對原有系統做任何改變。

　　在此，我們采用了交錯編碼技術(shù)來(lái)增加數據傳輸過(guò)程的容錯能力

　　。編解碼設備插入加載到通信系統原來(lái)的數據收發(fā)端口。因此，微處理器要發(fā)送的數據由原先的直接經(jīng)發(fā)送端(無(wú)線(xiàn)通信為調制器和發(fā)送器)發(fā)送，變?yōu)橄冉?jīng)編碼設備編碼，然后再經(jīng)原有的發(fā)送端發(fā)送;同理，接收端(無(wú)線(xiàn)通信為接收器和解調器)收到信息，經(jīng)解碼設備解碼出數據，再傳送給微處理器。

　　2 設計方案

　　為適應多種信道，要求我們的設計能同時(shí)糾隨機錯和突發(fā)錯，并且能有多位的糾錯冗余。因此，我們基于常用的卷積碼和循環(huán)碼特性，自定義一種簡(jiǎn)單的線(xiàn)性分組碼作為糾錯編碼，以便我們刻意去提高糾錯的位數。同時(shí)我們采用交錯發(fā)送技術(shù)來(lái)提高糾突發(fā)錯能力，并利用FPGA去實(shí)現該方案。

　　(1)方案的應用范圍

　　我們所設計的方案用于遠距離的多機通信。根據實(shí)際經(jīng)驗，本方案默認微處理器收發(fā)的數據為8位并行數據+1位同步時(shí)鐘，因此提供8位數據線(xiàn)和1位同步線(xiàn)。對于串口，則可增加串行轉換的移位寄存器來(lái)轉化。

　　(2)方案的實(shí)現

　　方案的實(shí)現如圖1所示。

　?、僭谧诱?、基站的收發(fā)端口與微處理器之間分別加入相應的編解碼設備，使得子站與基站間傳輸的數據先經(jīng)過(guò)編解碼再傳輸，以達到增強容錯的能力。

　?、谟脦Y構實(shí)現碼字的交錯。

　?、圻h距離傳輸，收發(fā)端最好選用同步方式，但這不是本設計的內容，不予以討論。

　　3)基于精度，對數據的每一位單獨編碼

　　實(shí)際應用中，對數據精確的定義并非數據的完全重合，而是要求某一個(gè)精度。完全重合只對用做標志的數據有意義，對單純計算用的數據并沒(méi)有必要?；诰纫?，顯然一個(gè)數據信息的高位對精度影響遠比低位大(如：FFH，當最高位出錯變?yōu)?FH時(shí)，精度變化最大，而最低位出錯變?yōu)镕EH時(shí)，精度變化最小)。因此，我們并沒(méi)有對8位數據信息進(jìn)行整體編碼，而是逐位分開(kāi)進(jìn)行編碼：高數據位，采用更長(cháng)的編碼，以保證更高的正確率;低數據位，則可采用較短的編碼，兼顧效率和設備容量。具體編碼如表1所列。

　　對8個(gè)位遠逐位編碼，8個(gè)生成矩陣為1維矢量。因此用FPGA實(shí)現編碼時(shí)，采用查表法更方便，如表2所列。

　　之所以選用010等作為碼字，是因為01相間在組合為幀發(fā)送時(shí)，可以減少連0或連1的出現概率。

　　(4)幀結構實(shí)現交錯發(fā)送技術(shù)

　　為糾突發(fā)錯，碼字要按交錯格式發(fā)送。因此，用幀實(shí)現碼字的交錯，數據發(fā)端按幀發(fā)送，數據收端按幀解碼。8個(gè)碼字共48位(6字節)，加幀頭2字節，所以，幀為8字節。為說(shuō)明幀結構，暫以字母表示碼字各位：

　　碼字0：a2a1a0; 碼字3：d4d3d2ed1d0;

　　碼字1：b2b1b0; 碼字4：e6e5e4e3e2e1e0;

　　碼字2：c4c3c2c1c0; 碼字5：f6f5f4f3f2f1f0;

　　碼字6:g8g7g6g5g4g3g2g1g0;

　　碼字7：h8h7h6h5h4h3h2h1h0;

　　幀結構如表3所列。

　　利用幀頭1和幀頭2的重合特點(diǎn)來(lái)檢測幀頭，因為碼字交錯發(fā)送時(shí)相鄰兩字節對應位基本01相間的。由表3可得，第3字節到第8字節，相鄰字節至少有6位不相同。因此可借用漢明距的糾錯思想，認為幀頭1和2不重合的位在2位以?xún)?，則表示正確收到幀頭。

　　3 FPGA實(shí)現設計

　　(1)單工條件下的實(shí)現

　　用兩塊FPGA分別實(shí)現編碼器和解碼器。按前面的編解碼原理，編碼器接收子站8位信息和1位同步，輸出8字節