DSP系統的建模和配置
——
CEVA-X系列DSP內核中采用的創(chuàng )新架構需要完全新穎的方案,以充分利用可能的設計變量來(lái)控制總體性能。CEVA-X1620是CEVA-X內核系列的第一款產(chǎn)品,采用非常先進(jìn)的并行架構,在一個(gè)機器周期中可執行多達 8條指令。對于這類(lèi)先進(jìn)架構,高效能及高效率地使用硬件資源非常重要。
此外,CEVA-X整合了完整的存儲器子系統,負責分層存儲器管理。這包括直接存儲訪(fǎng)問(wèn)(DMA)控制器、板上緩存、寫(xiě)入緩沖器、內部及外部存儲器、存儲器管理及仲裁。利用這種廣泛的功能集,通過(guò)完整精確的仿真環(huán)境和先進(jìn)的配置能力,就可以輕松地完成軟件應用的優(yōu)化。
對仿真環(huán)境的要求
對基于DSP/實(shí)時(shí)的軟件開(kāi)發(fā)而言,仿真環(huán)境非常重要,需要具有以下幾個(gè)特點(diǎn)。
可視性
透明性——可以監控內部硬件和硬件邏輯的工作。即使它們不是硬件接口的一部分,在實(shí)際的硬件環(huán)境中一般不可見(jiàn),但是,了解它們的情況是解決問(wèn)題和提高性能的關(guān)鍵。
調試——當缺乏精確的仿真環(huán)境時(shí),在只提供有限可視性的硬件上運行所有進(jìn)程意味著(zhù)需要利用更多的資源,并會(huì )增加調試時(shí)間。因此,仿真環(huán)境應提供硬件本身不支持的額外調試功能。
靈活性——這是指在提交給最終系統架構之前檢查幾種不同系統布局的能力。實(shí)現最佳性能通常要設置不同的硬件環(huán)境參數,并利用軟件進(jìn)行反復試驗。對于所選擇的具體設置,需要依靠仿真環(huán)境來(lái)準確預測其對系統的影響。
時(shí)間——在能夠執行所有運行時(shí)間測試之前,無(wú)需耗費太多時(shí)間和增加特殊硬件就能夠實(shí)現并行硬件和軟件的開(kāi)發(fā)。
精確仿真和全面配置
先進(jìn)的仿真和配置環(huán)境完全采用軟件建模,并具有全面廣泛的配置能力,能夠幫助系統架構師和DSP軟件工程師更好地進(jìn)行應用設計。這種方法和環(huán)境顯著(zhù)提高了系統性能,相應減少了開(kāi)發(fā)時(shí)間。全面的建模環(huán)境意味著(zhù)CEVA-X1620實(shí)現方案能夠以多種模式用于不同的開(kāi)發(fā)階段或不同的開(kāi)發(fā)目的。
仿真
工具中最先支持的是類(lèi)似于標準仿真解決方案的基本指令集仿真(ISS)模式。在這種模式中,每一條指令都作為不可分割的階段被執行。該模式執行速度非???,便于軟件開(kāi)發(fā)。
周期精確仿真(CAS)是更先進(jìn)的仿真模式。在這種模式中,包括所有流水線(xiàn)級的架構行為被完全仿真。在進(jìn)行精度檢查或硬件驗證時(shí),該模式對全系統仿真非常重要,這時(shí)仿真器可以作為內核模塊方便地模擬真實(shí)硬件的功能。除了周期精確能力之外,全部存儲器子系統(MSS)都被建模,可對整個(gè)系統進(jìn)行仿真。這樣一來(lái),由于軟件與硬件的交互作用,因此能夠實(shí)現真實(shí)精確的仿真。這種模式包括了所有的 MSS 模塊,故可對所有的存儲層次進(jìn)行調試,包括緩存、寫(xiě)緩沖、內部/外部存儲器。另外,它也可以通過(guò)仿真分析不同的存儲器布局情況,以針對每一種布局,觀(guān)察算法執行期間存儲器的訪(fǎng)問(wèn)和沖突情況。
配置
除了全面完善的仿真能力之外,CEVA還提供面向C-level的應用程序及存儲器的配置器。這種配置器可對整個(gè)仿真環(huán)境進(jìn)行自動(dòng)分析。
它能在基本的ISS模式中提供完全的C-level配置。通過(guò)查找出潛在的問(wèn)題,比如應用內核、瓶頸和最耗費代碼行的部分,可有效地提高軟件性能。這是非常強有力的工具,能夠減少關(guān)鍵功能的時(shí)鐘數和非關(guān)鍵功能的代碼大小。應用程序配置在C函數上被自動(dòng)執行,無(wú)需修改任何代碼,同時(shí)還可用于匯編程序。
然后,應用程序配置可基于CAS和MSS仿真器被執行,以根據每一個(gè)功能的存儲映射和存儲沖突獲得它的真正應用性能。
在應用程序以CAS和MSS模式被配置及有關(guān)功能已被確定后,配置器可給出完整的存儲器使用信息,其中包括緩存使用和沖突、每項功能的停滯概要、代碼存儲停滯、數據存儲停滯、代碼存儲沖突及數據存儲沖突的相關(guān)信息。這種全面透徹的MSS配置信息可指導用戶(hù)針對應用中的每一項特定功能優(yōu)化存儲使用。
結語(yǔ)
目前,這種建模和配置流程已經(jīng)被成功地利用于實(shí)現某些算法功能代碼數量的精簡(jiǎn),并已協(xié)助眾多采用CEVA內核進(jìn)行最終設計的芯片組獲得了出色的性能。
評論