IC競技在設計— 訪(fǎng)Mentor Graphics公司CEO兼董事會(huì )主席 Walden C. Rhines

今天，半導體行業(yè)正在發(fā)生急劇而重大的變化。例如，今年1月，NXP(前Philips半導體)宣布退出Crolles 2的開(kāi)發(fā)，轉而依靠與TSMC(臺積電)的合作來(lái)推進(jìn)工藝開(kāi)發(fā)；集設計、制造一體化的集成器件制造商(IDM)—TI也改變了初衷，宣布到45nm時(shí)，數字CMOS將走fab-lite(輕晶圓廠(chǎng))道路；Freescale宣布改投IBM陣營(yíng)……如果大廠(chǎng)商們不去開(kāi)發(fā)自己的工藝技術(shù)，那又如何使自己產(chǎn)品具有鮮明特色呢？答案是：他們打算在設計方面添加更多的特色，形成差異化。

如今，fabless成了潮流所向。市場(chǎng)調查公司IC Insights的報告指出，從1998年到2006年，fabless公司增加了6倍，銷(xiāo)售額占整個(gè)市場(chǎng)的比例從6.7%提高到20.0%。IC設計創(chuàng )造特色主要包括以下幾種舉措：

系統架構—系統架構更直接地進(jìn)入到設計之中。傳統上，上層的系統設計者設計算法、規定架構，然后一組設計師拿著(zhù)打印好的性能規范，用Verilog、VHDL或者某種語(yǔ)言來(lái)實(shí)現，甚至做出原理圖。變換是完全手工的，先在Verilog中描述，經(jīng)過(guò)仿真驗證后，繪制版圖，然后得到芯片。新的設計方法可使速度大幅提升，在高層，如ANSI C++，仿真速度可以快上萬(wàn)倍。

IP—傳統上，IP供應商具有鮮明特色，要么是系統芯片(SoC)開(kāi)發(fā)商能夠很好地理解架構，從而能很好地運用IP，抑或，有比競爭對手豐富或效率更高的ASIC庫，便可以提供復雜的功能?，F在IP業(yè)已經(jīng)是增長(cháng)率高達20％的大行業(yè)了。大開(kāi)發(fā)商即使有能力，也不得不收集大的IP模塊，因為只有這樣，才能更快速地實(shí)現新的功能，保證獨立性和功能上的與眾不同。

實(shí)現效率—過(guò)去，你請到優(yōu)秀的設計者，就可以開(kāi)發(fā)出最佳的設計?，F在難度加大了，我們曾經(jīng)使用原理圖捕捉，后來(lái)又使用門(mén)級設計和RTL級設計，如今大多數廠(chǎng)商已認識到，下一步要向System Verilog轉移，將帶來(lái)設計驗證方面的高效率。

低功耗—在所有層次都要實(shí)現低功耗。從架構上進(jìn)行優(yōu)化，降低功耗的幅度最大；RTL級可以通過(guò)行為級的電源管理等措施來(lái)減少功耗；具體設計級則努力通過(guò)布線(xiàn)等技巧來(lái)進(jìn)一步擠出功耗，雖然節省功耗有限，但也必不可少。

制造成品率—成品率的量度在傳統上是基于面積的，是顆粒帶來(lái)的缺陷。最近幾年，隨著(zhù)特征尺寸變得越來(lái)越小，其他效應也開(kāi)始影響到成品率，特別是干涉、衍射、反射、再反射等光學(xué)效應。人們采取的對策，是引入一組所謂的推薦設計規則。當然，還需要設計者與芯片制造商(foundry)合作，但foundry不會(huì )告訴全世界其工藝是什么，因為要想做出他們的專(zhuān)有性特色。

總之，公司擁有獨特的工藝技術(shù)，就必須通過(guò)設計技術(shù)，這就是創(chuàng )新。讓芯片所采用的架構具有獨特性，在芯片中融入具有專(zhuān)有性的IP模塊，實(shí)現低功耗、高性能，或者低成本，或者高成品率。