一種基于高速超微型單片機的CCD驅動(dòng)電路設計

CCD作為一種光電轉換器件，由于其具有精度高、分辨率好、性能穩定等特點(diǎn)，目前廣泛應用于圖像傳感和非接觸式測量領(lǐng)域。在CCD應用技術(shù)中，最關(guān)鍵的兩個(gè)問(wèn)題是CCD驅動(dòng)時(shí)序的產(chǎn)生和CCD輸出信號的處理。對于CCD輸出信號，可以根據CCD像素頻率和輸出信號幅值來(lái)選擇合適的片外或片內模數轉換器；而對于CCD驅動(dòng)時(shí)序，則有幾類(lèi)常用的產(chǎn)生方法。

1 常用的CCD驅動(dòng)時(shí)序產(chǎn)生方法

CCD廠(chǎng)家眾多，型號各異，其驅動(dòng)時(shí)序的產(chǎn)生方法也多種多樣，一般有以下4種：

(1)數字電路驅動(dòng)方法

這種方法是利用數字門(mén)電路及時(shí)序電路直接構建驅動(dòng)時(shí)序電路，其核心是一個(gè)時(shí)鐘發(fā)生器和幾路時(shí)鐘分頻器，各分頻器對同一時(shí)鐘進(jìn)行分頻以產(chǎn)生所需的各路脈沖。該方法的特點(diǎn)是可以獲得穩定的高速驅動(dòng)脈沖，但邏輯設計和調試比較復雜，所用集成芯片較多，無(wú)法在線(xiàn)調整驅動(dòng)頻率。

(2)EPROM驅動(dòng)方法

這種驅動(dòng)電路一般在EPROM中事先存放所有的CCD時(shí)序信號數據，并由計數電路產(chǎn)生EPROM的地址使之輸出相應的驅動(dòng)時(shí)序。該方法結構相對簡(jiǎn)單、運行可靠，但仍需地址產(chǎn)生硬件電路，所需EPR0M容量較大，同樣也無(wú)法在

(3)微處理器驅動(dòng)方法

這種方法利用單片機或DSP通過(guò)程序直接在I/O口上輸出所需的各路驅動(dòng)脈沖，硬件簡(jiǎn)單、調試方便、可在線(xiàn)調整驅動(dòng)頻率。但由于是依靠程序來(lái)產(chǎn)生時(shí)序，如果程序設計不合理，會(huì )造成時(shí)序不均勻；而且往往會(huì )造成微處理器資源浪費；通常驅動(dòng)頻率不高，除非采用高速微處理器。

(4)可編程邏輯器件驅動(dòng)方法

這種設計方法就是利用CPLD、FPGA等可編程邏輯器件來(lái)產(chǎn)生時(shí)序驅動(dòng)信號，硬件簡(jiǎn)單、調試方便、可靠性好，而且可以得到較高的驅動(dòng)頻率。同樣也可在線(xiàn)調整驅動(dòng)頻率。電路設計完成以后，如果想更改驅動(dòng)時(shí)序，只需將器件內部邏輯重新編程即可。

以上4類(lèi)方法中目前常用的是微處理器驅動(dòng)方法(通常又稱(chēng)為“軟件驅動(dòng)”法)和可編程邏輯器件驅動(dòng)方法(又稱(chēng)“硬件驅動(dòng)”法)。由于在CCD應用系統中，一般都要用到微處理器，所以若采用“軟件驅動(dòng)”法，則無(wú)需增加硬件，在電路結構上最為簡(jiǎn)單，系統成本也最低，因此，只要能克服其驅動(dòng)頻率低、資源浪費多、時(shí)序不均勻等缺點(diǎn)，無(wú)疑是一種理想的驅動(dòng)方法。本文結合Toshiba公司的TCDl206線(xiàn)陣CCD，介紹如何利用C8051F300來(lái)產(chǎn)生其要求的驅動(dòng)時(shí)序。

2 硬件設計

如圖1所示，虛線(xiàn)框內的電路構成CCD驅動(dòng)處理板。安裝在CCD相機內部。系統處理器采用美國Silabs公司推出的超微型高速8位單片機C8051F300，CCD采用Toshiba公司的高靈敏度線(xiàn)陣CCD圖像傳感器芯片TCDl206，雙電壓供電的總線(xiàn)驅動(dòng)器LVC4245解決了單片機(3.3V)和CCD(5V)二者之間的電平匹配。CCD驅動(dòng)脈沖由C8051F300提供，其像素輸出電壓經(jīng)高速運放AD8031處理，由U0引腳引到外部，同時(shí)向外部提供像素同步信號PS和行同步信號FS(由PO．6、P0．7經(jīng)LVT245總線(xiàn)驅動(dòng)器所得)。

U0、PS、FS這3個(gè)信號供外部處理器采集CCD像元輸出。另外，有時(shí)可能要在線(xiàn)調整CCD的某些參數(如驅動(dòng)頻率、積分時(shí)間等)，為此設置了RS232串口與外部處理器進(jìn)行通信。

2．1 TCD1206

TCD1206是Toshiba公司生產(chǎn)的高靈敏度二相雙溝道線(xiàn)陣CCD圖像傳感器芯片，2160個(gè)有效像素點(diǎn)，像素頻率為0_3～2MHz(本系統為1．MHz)，其驅動(dòng)時(shí)序波形如圖2所示。

圖2中：φl(shuí)、φ2為像素脈沖，兩者互為反相，RS為復位脈沖．SH為光積分脈沖，OS為像元輸出，DOS為像元補償輸出。當SH為低電平時(shí)，在φ1、φ2交變后，OS輸出像元電壓信號，隨后發(fā)RS脈沖，以便去掉信號輸出緩沖中的殘余電荷，為下一點(diǎn)像素電壓輸出做準備。各脈沖具體時(shí)序關(guān)系可參見(jiàn)參考文獻。

2．2 C8051F300

C8051F系列單片機其CPU內核采用流水線(xiàn)結構，機器周期由標準8051的12個(gè)系統時(shí)鐘周期降為1個(gè)系統時(shí)鐘周期，使其執行速度在相同晶振下是標準8051的12倍，處理能力大大提高，大部分C8051F單片機的峰值處理速度是25M1PS，而C8051F12X、13X系列的峰值處理速度則達到了100MIPS。C8051F系列單片機功能齊全，性能優(yōu)異，其整體性能超過(guò)很多目前的16位單片機，甚至在一些低端應用中可取代低速的16位DSP器件，目前在儀器儀表、工業(yè)控制、嵌入式產(chǎn)品等領(lǐng)域日益得到廣泛應用。

C8051F300是C8051F系列中的超微型高速混合系統級單片機，是目前世界上最小封裝的8位單片機，11個(gè)引腳，封裝在面積為3ram