微處理器和片上系統的全速實(shí)時(shí)調試

2004年6月B版

　　過(guò)去十多年時(shí)間里，微處理器和微控制器生產(chǎn)商都提供了獨立于CPU工作的內建監視功能?，F在，許多處理器芯片都做為標準特性提供背景調試(background-debug)功能。德州儀器(TI)、Freescale和First Silicon Solutions(FSS)等公司為設計人員進(jìn)一步擴展了背景調試技術(shù)。

　　TI公司設計的一種嵌入式仿真器可使PC主機通過(guò)標準JTAG連接訪(fǎng)問(wèn)微控制器內部。在TI的MSP430低功耗微控制器中，嵌入在硬件中的仿真器內核負責分析數據、地址和時(shí)鐘信號(與此相對比，簡(jiǎn)單的片上調試操作僅支持存儲器讀寫(xiě)和單步程序執行，以及監視基本的處理器操作)。

　　TI公司MSP430產(chǎn)品線(xiàn)營(yíng)銷(xiāo)總監Mark Buccini說(shuō)：“嵌入的仿真器邏輯可在系統全速實(shí)時(shí)工作時(shí)對處理器進(jìn)行監視。仿真器邏輯可以設置斷點(diǎn)、跟蹤操作以及控制時(shí)鐘?！币驗殚_(kāi)發(fā)人員在目標系統中進(jìn)行調試，與實(shí)際應用中的條件完全一樣，因此片上仿真邏輯解決了如“在仿真器中工作得挺好，但在實(shí)際目標中卻不工作！”的一些問(wèn)題。

　　用戶(hù)只需要從PC主機連接一條JTAG電纜到目標MSP430系統。目標設計不需要特殊電路，只需要提供一個(gè)連接到MSP430處理器的JTAG連接器就可以了。Buccini說(shuō)：“客戶(hù)可根據條件或根據變量進(jìn)行觸發(fā)，從而在高層次進(jìn)行調試?？蛻?hù)不需要逐位考察JTAG端口輸出的0和1數字?！盩I提供實(shí)現閃存編程和調試控制操作的C語(yǔ)言功能。一些第三方供應商也在軟件中實(shí)現對MSP430的支持。根據請求，TI還可為希望直接與MSP430通信的編程人員提供一個(gè)動(dòng)態(tài)鏈接庫(DLL)，從而可完成特殊測試或編程目的。

　　通過(guò)JTAG端口將MSP430仿真器功能連接到主機的接口裝置成本約為11美元或更高。TI提供MSP430的程序開(kāi)發(fā)軟件包括免費的GCC編譯器、免費但有限制的IAR編譯器以及商業(yè)軟件供應商銷(xiāo)售的工具。開(kāi)發(fā)人員應當充分利用低功耗MSP430芯片所內建的仿真器邏輯所提供的優(yōu)點(diǎn)。

　　Freescale公司在HCS08和HCS12處理器系列中增加了一個(gè)稱(chēng)為DBG的模塊，從而增強了這些處理器的調試能力。在處理器IC中的邏輯模塊對于HCS08系列稱(chēng)為DBG08，對于HCS12系列稱(chēng)為DBG12。HCS12系列(C和E版本的芯片)提供了一些HCS08芯片所沒(méi)有的功能。支持DBG的處理器和主計算機之間的連接要用一個(gè)4線(xiàn)接口：電源、地、復位和雙向調試連接。

　　Freescale公司8位和16位應用及系統經(jīng)理Jim Sibigtroth說(shuō)：“DBG邏輯為編程人員提供了原來(lái)只有外部電路內仿真器(ICE)才支持的一些功能。DBG邏輯包括一個(gè)存儲地址、數據和總線(xiàn)狀態(tài)信息的總線(xiàn)捕捉緩沖器。它允許用戶(hù)設置復雜的和/或順序觸發(fā)條件?！?/P>

　　由于DBG電路提供少量緩沖存儲器，對于HCS08為8個(gè)字，對于HCS12為64個(gè)字，因此大多數情況下，緩沖器捕捉的僅僅是程序流的變化。這些以地址形式存儲的變化發(fā)生在CPU接收到中斷、分支或變址跳轉時(shí)。運行在主PC上的調試軟件，在獲得被保存下來(lái)的地址后可以重建程序流程。原則上，調試器是這樣判斷的，“如果程序從這里運行到了那里，那么它一定要執行這些指令?！?/P>

　　緩沖器還可捕捉數據，例如寫(xiě)入到一個(gè)串行I/O寄存器的所有數據。DBG邏輯還包括兩個(gè)16位比較器，可根據地址、數據和其它信息以9種不同模式觸發(fā)緩沖存儲器。Freescale和TI公司的器件所提供的增強片上調試能力可滿(mǎn)足許多開(kāi)發(fā)人員的需要。但對于片上系統(SOC)設計來(lái)說(shuō)，可能需要以不同的方式來(lái)實(shí)現調試工具。當SOC設計中包括內核處理器和外設時(shí)，外部引腳就不再能夠反映出器件中出現的所有情況。同時(shí)，與特定處理器內核相關(guān)的任何調試邏輯也無(wú)法了解關(guān)于SOC中集成外設或其它處理器的信息。

　　為幫助簡(jiǎn)化SOC設計的調試和測試，FSS公司提供了三種嵌入式工具組成的工具包，一個(gè)調試模塊、一個(gè)總線(xiàn)分析儀和一個(gè)邏輯分析儀；該公司將所有這些工具都稱(chēng)為片上測試儀器。該公司總裁兼首席執行官Rick Leatherman說(shuō)：“將這三個(gè)組件集成到設計中，你就擁有了一個(gè)適用于任何SOC的調試環(huán)境?！痹摴疽訴erilog或VHDL代碼為其工具發(fā)給許可證，同時(shí)還提供專(zhuān)門(mén)針對Actel 8051處理器以及Altera Nios內核的工具。Leatherman補充說(shuō)：“例如，如果你獲得MIPS32 4KE內核的使用許可，在設計中就可使用我們的跟蹤控制模塊?！边@一跟蹤控制模塊駐留在更大調試模塊內，負責收集實(shí)時(shí)跟蹤信息，進(jìn)行壓縮并寫(xiě)入到芯片內部或該公司JTAG控制器設備的跟蹤緩沖器中。

　　QuickLogic公司的QuickMIPS處理器(一款MIPS 4KC內核)就包括了一個(gè)FSS公司的調試模塊和可配置邏輯分析儀。進(jìn)行設計調試時(shí)，程序員可以同時(shí)運行兩種功能，并在兩者之間實(shí)現交叉觸發(fā)。片上控制通過(guò)SOC上的JTAG端口完成。

　　Leatherman稱(chēng)需要盡早與設計小組會(huì )面，決定他們在SOC中需要實(shí)現哪些功能。這種會(huì )面還可使他更好地了解設計小組希望片上儀器在硬件和軟件開(kāi)發(fā)過(guò)程中起到哪些作用。他說(shuō)：“片上儀器確實(shí)使設計工程師的工作更復雜了一點(diǎn)，因為片上儀器需要邏輯門(mén)和一些外部引腳。但當設計人員拿到第一塊設計完的芯片并且了解到片上儀器的作用時(shí)，他們會(huì )邀請我們回來(lái)?！?/P>

　　當系統需要能夠跟蹤大量總線(xiàn)狀態(tài)和內部操作相關(guān)的數據時(shí)，SOC必須提供較多的并行信號。特殊的FSS探頭連接SOC(或電路板)到PC主機，用來(lái)傳輸這些信息，探頭還控制JTAG信號?！?BR>