基于雙DSP的運動(dòng)目標智能跟蹤系統的設計和實(shí)現

電子設計應用2004年第9期

圖1  嵌入式運動(dòng)目標智能跟蹤系統功能圖

摘    要：本文針對視頻監控領(lǐng)域中對運動(dòng)目標的檢測與跟蹤，設計了一種以雙DSP為核心處理器的嵌入式實(shí)時(shí)控制方案，并闡述了系統的硬、軟件結構，以低成本成功實(shí)現了集實(shí)時(shí)視頻處理、云臺運動(dòng)控制、攝像機自動(dòng)調節于一體的智能視頻跟蹤系統。實(shí)踐證明，系統工作性能良好。
關(guān)鍵詞：雙DSP；嵌入式實(shí)時(shí)系統；檢測與跟蹤；差分圖像

引言
隨著(zhù)DSP芯片集成度、運算速度、數據吞吐率等性能的不斷提高，DSP不再局限于傳統視頻處理、離線(xiàn)信號處理等方面的應用,它已被廣泛地應用于許多實(shí)時(shí)視頻處理和傳輸領(lǐng)域。本文設計了一種以ADSP-BF533為核心處理器，集視頻處理、云臺運動(dòng)控制、攝像機自動(dòng)調節于一體的嵌入式實(shí)時(shí)控制系統。該系統體積小，靈活性高，易于升級，可應用于無(wú)人值守的智能監控系統，如銀行，金庫，倉庫等重地。當發(fā)現異常情況出現時(shí)，該系統能夠自動(dòng)報警或采取其它相應的措施，從而更有效、可靠地實(shí)現了安全防范，同時(shí)也在很大程度上減少了監視人員的工作量和疲勞度，大大提高了工作效率。

圖2  嵌入式運動(dòng)目標智能跟蹤硬件系統結構

圖3  嵌入式運動(dòng)目標智能跟蹤系統硬件設計

系統的功能和結構
如圖1所示，嵌入式運動(dòng)目標智能跟蹤系統的基本功能為：系統采用高速DSP實(shí)現圖像信號的實(shí)時(shí)采集，經(jīng)過(guò)圖像預處理模塊實(shí)現對數字圖像的復原、增強，然后分別發(fā)送給自動(dòng)控制模塊、運動(dòng)目標檢測模塊、運動(dòng)估計模塊等。各功能模塊對圖像進(jìn)行處理后，通過(guò)現場(chǎng)總線(xiàn)控制網(wǎng)絡(luò )自動(dòng)向解碼器發(fā)出控制指令，驅動(dòng)對應云臺、攝像機作相應動(dòng)作。當然系統也可以通過(guò)手動(dòng)控制模塊接收從監控中心發(fā)送的控制數據，直接控制攝像機、云臺動(dòng)作。
如圖2所示，嵌入式運動(dòng)目標智能跟蹤硬件系統主要由 CCD 攝像機、高速數字云臺、視頻 ADC、圖像幀存儲器、DSP處理控制器、視頻合成及DAC、報警模塊等部分構成。視頻 ADC的作用是通過(guò)視頻解碼芯片將模擬視頻信號轉換成標準的數字視頻信號；幀存儲器可以按照一定的時(shí)間周期存儲圖像數據；視頻合成及DAC的作用是將視頻信號與工作狀態(tài)字符、報警標記、報警次數等字符疊加起來(lái)，同時(shí)轉換成模擬視頻信號，供監視器顯示；報警電路的作用是當有活動(dòng)目標進(jìn)入視場(chǎng)或進(jìn)入設定的警戒區域時(shí)，通知DSP處理器啟動(dòng)報警裝置。其核心DSP處理控制部分由兩塊DSP芯片組成，一塊負責圖像的實(shí)時(shí)采集,運動(dòng)目標跟蹤算法的處理，實(shí)現對高速數字云臺的驅動(dòng)控制以及報警發(fā)生電路的控制等；另一塊負責視頻合成和編碼輸出。

圖4 PAL制式下ITU-656 YUV 4 : 2 : 2數據流格式描述

圖5 嵌入式運動(dòng)目標智能跟蹤軟件設計框圖

圖6   對單目標運動(dòng)物體的跟蹤

系統的硬件設計和實(shí)現
整個(gè)系統的設計如圖3所示,下面將從DSP核心處理器、視頻處理通道、幀存儲器、一體化球型攝像機控制等幾個(gè)方面進(jìn)行闡述。
DSP核心處理器
系統采用了ADI公司最新推出的BLACKFIN DSP，主頻可以達到750MHz，它是基于A(yíng)DI公司與Intel公司聯(lián)合開(kāi)發(fā)的微信號結構(MSA)，外部存儲器接口可以和SDRAM、FLASH、異步RAM實(shí)現無(wú)縫連接。PPI接口可以和視頻解碼器、編碼器實(shí)現無(wú)縫連接，加強了系統的穩定性。 除通用I/O、實(shí)時(shí)時(shí)鐘和定時(shí)器外，所有其他的外設都有獨立的DMA通道，片內還有一個(gè)獨立的存儲器DMA通道，專(zhuān)用于在DSP的不同存儲空間進(jìn)行數據傳輸，包括外部的SDRAM和異步存儲器。片內總線(xiàn)能以133MHz的速度運行，提供了足夠的帶寬以保證處理器內核的速度能夠與片內和片外外設匹配，特別適合于圖像處理。
系統使用ADSP-BF533 (DSP(1))和ADSP-BF531(DSP(2))組成核心處理部分。750MHz的DSP(1)通過(guò)PPI接口的DMA通道進(jìn)行實(shí)時(shí)圖像采集，實(shí)現運動(dòng)目標的跟蹤算法，然后通過(guò)UART接口對一體化球型攝像機進(jìn)行控制。同時(shí)使用通用I/O口模擬I2C總線(xiàn)，對視頻解碼芯片SAA7113H和視頻編碼芯片SAA7185B進(jìn)行初始化設置和控制。400MHz的DSP(2)通過(guò)PPI接口，將視頻合成后的圖像采用DMA的方式編碼輸出。
視頻處理通道
如圖3所示，模擬視頻信號(CVBS)通過(guò)SAA7113H芯片進(jìn)行視頻解碼，輸出標準的ITU 656 YUV 4 : 2 : 2 視頻流(8-bit)，然后通過(guò)DSP(1)的PPI接口，由其DMA通道0，傳送到幀存儲器中。DSP(1)處理完的數據經(jīng)SPORT接口傳送到DSP(2)的幀存儲器中，由其DMA通道0，通過(guò)PPI接口送至SAA7185B，輸出標準的模擬視頻信號。因為PPI接口可以實(shí)現與視頻編、解碼器的無(wú)縫連接，所以簡(jiǎn)化了視頻同步和鎖相控制電路的硬件設計，同時(shí)還大大加強了系統的可靠性。通過(guò)PPI _CONFIG控制寄存器還可以進(jìn)行數據過(guò)濾，選擇感興趣的數據，系統中濾掉了同步控制字符，保留了有效視頻數據，節省了幀存儲器存儲空間。如圖4所示，每行中的前288個(gè)字節同步控制字符可以被過(guò)濾掉，只保留有效視頻數據。DSP(1)的PPI接口工作在ITU 656下的輸入模式，DSP(2)的PPI接口工作在ITU 656下的輸出模式。
幀存儲器及系統啟動(dòng)
ADSP-BF53X支持的最高系統時(shí)鐘頻率SCLK為133MHz，所以系統采用MICRON的MT48LC16M16A2(SDRAM PC133 32MB)作為幀存儲器，其結構為4Meg