推動(dòng)串行互連革命

　　串行互連構成現代通信系統的關(guān)鍵基礎，因此串行器/解串器 (SerDes) 的選擇可以對系統成本和性能產(chǎn)生很大的影響。盡管傳統的基于數據通信 的SerDes 是為適迎合面向字節(byte-oriented)、基于數據包(packet-based)的總線(xiàn)而設計，但許多電信應用使用其他總線(xiàn)格式。這使得將SerDes技術(shù)設計到這些系統中變得很困難。本文概述了 SerDes 的體系結構，并且顯示說(shuō)明某一個(gè)體系結構如何特別適用于電信信號處理系統。

SerDes 體系結構：概覽

　　并聯(lián)時(shí)鐘 SerDes 將并行寬總線(xiàn)串行化為多個(gè)差分信號對，傳送與數據并聯(lián)的時(shí)鐘。這些 SerDes 比較便宜，可以在通常需要同時(shí)使用多個(gè) SerDes 的應用中，通過(guò)電纜或背板有效地擴展寬總線(xiàn)。

圖 1. DS90CR217 21位通道鏈路（channel-link）并聯(lián)時(shí)鐘串行器

　　8b/10b SerDes 將每個(gè)數據字節映射到 10 位代碼，然后將其串行化為單一信號對。10 位代碼是這樣定義的：為接收器時(shí)鐘恢復提供足夠的轉換，并且保證直流平衡（發(fā)送相等數量的“1”和“0”）。這些屬性使 8b/10b SerDes 能夠在有損耗的互連和光纖電纜上能夠以較少的信號失真高速運行。

圖 2. 8b/10b 串行器方框圖

　　位交錯 SerDes 將多個(gè)輸入串行流中的位匯聚為更快的串行信號對。此類(lèi)型的 SerDes 以最少的布線(xiàn)將吞吐量最大化。

圖 3. 位交錯串行器方框圖。

　　嵌入式時(shí)鐘位（又稱(chēng)為 開(kāi)始-停止）SerDes
 

圖 4. DS92LV18 18 位總線(xiàn) LVDS 嵌入式時(shí)鐘為串行器

　　嵌入式時(shí)鐘位體系結構可以將數據總線(xiàn)和時(shí)鐘串行化為一個(gè)串行信號對。兩個(gè)時(shí)鐘位，一低一高，在每個(gè)時(shí)鐘循環(huán)中內嵌入串行數據流，對每個(gè)串行化字(word)的開(kāi)始和結束成幀（因此，為可選替代的名稱(chēng)為“開(kāi)始-結束位”SerDes），并且在串行流中創(chuàng )建立定期的上升邊沿。由于有效負載夾在嵌入式時(shí)鐘位之間，因此數據有效負載字寬度并不限定于字節的倍數。實(shí)際上，10 和 18 位總線(xiàn)的產(chǎn)品已面世。 

圖 5. 定期嵌入式時(shí)鐘位轉換。

　　加電之后，接收器自動(dòng)搜索定期嵌入式時(shí)鐘的上升邊沿。由于數據有效負載的數據位會(huì )隨著(zhù)時(shí)間的推移而更改值，但是時(shí)鐘位不隨時(shí)間發(fā)生更改，因此接收器能夠定位獨特的時(shí)鐘邊沿并與其保持同步。鎖定之后，接收器從串行流中恢復數據，而不管有效負載數據模式如何。這種自動(dòng)同步功能通常稱(chēng)為“鎖定到隨機數據”，并且無(wú)需外部系統干預。在接收器位于不受系統直接控制的遠程模塊的系統中，以及其中一個(gè)發(fā)送器廣播至多個(gè)接收器的系統中，這是一種特別有用的功能。在廣播情況下，插入總線(xiàn)的新接收器模塊將鎖定到隨機數據，無(wú)需通過(guò)發(fā)送培訓模式或字符來(lái)中斷到其他接收器的通信。

圖 6. 在熱插入期間接收器自動(dòng)鎖定到隨機數據。

寬松的時(shí)鐘要求
 
　　大多數 SerDes 依靠嚴格控制發(fā)送和接收時(shí)鐘的抖動(dòng)來(lái)實(shí)現鎖定和鎖定監測。然而，嵌入式時(shí)鐘位接收器對輸入的嵌入式時(shí)鐘上升邊沿進(jìn)行同步，并且僅在初始同步期間才需要接收器參考時(shí)鐘，以防止鎖定至假諧波。這可以將發(fā)送和參考時(shí)鐘的抖動(dòng)要求寬松至少一個(gè)數量級。實(shí)際上，接收器參考時(shí)鐘只需在發(fā)送時(shí)鐘頻率的