智能電表軟硬件的抗干擾設計

　　智能電表的設計，由于微控制器的引入，對設計者提出了更高的要求。這是因為由于電源等引入的干擾可能導致程序指針跳飛，從而引起不可預測的后果，諸如電量數據的丟失、改變或死機等。像家用電腦和普通儀器儀表對死機等現象是允許的，可以通過(guò)人工復位，重新設置等手段來(lái)恢復，求長(cháng)年連續的掛網(wǎng)運行，如果運行中出現任何異?，F象，均要求能自動(dòng)恢復正常工作。然而，在工程實(shí)際中，噪聲和干擾是不可避免的。目前，大多數智能電表都應保證在干擾較強的現場(chǎng)運行，因此如何提高智能電表的抗干擾能力，保證其在規定條件下正常運行，以及防止儀表內部產(chǎn)生的噪聲對外部的輻射，是智能儀表設計中必須考慮的問(wèn)題，也是關(guān)鍵問(wèn)題。

　　二、硬件抗干擾設計

　　在智能電表研制的初期，我們發(fā)現這樣一種現象，電表帶上電感性負載(比如電扇)時(shí)，在電扇快速插拔的瞬間，容易導致智能電表中單片機數據的丟失或死機。如果從設計上不能把智能電表的抗干擾問(wèn)題解決好，后果將會(huì )非常嚴重。

　　(1)電源的抗干擾措施

　　實(shí)踐證明，系統失效和硬件損壞大都是由各種干擾引起的，而90%以上的干擾來(lái)自于電源?？梢?jiàn)這種來(lái)自電源的干擾對系統的影響相當大，因此應充分考慮電源對單片機的影響。電源做得好壞，直接影響整個(gè)電路的抗干擾能力的好壞。目前有以下幾種電源可供選擇：第一種阻容分壓式，它采用簡(jiǎn)單的電阻電容分壓、濾波。但這種電源穩壓性能差、電源波動(dòng)大、帶負載能力小、電網(wǎng)干擾極易串入，一般不采用這種方式。第二種開(kāi)關(guān)電源，這種電源穩壓性能好、紋波小，但成本較高且對外界電網(wǎng)干擾比較嚴重，也不宜采用。第三種線(xiàn)性電源，這種電源由220V經(jīng)交流變壓、整流、濾波及穩壓得到，穩壓性能好、隔離特性好，價(jià)格適中，在目前應用廣泛的多用戶(hù)電表設計中大都采用這種方式。對這種電源的抗干擾措施有以下幾個(gè)方面。

　　1. 對于電源變壓器的設計，要使其空載電流盡可能小，以降低整表功耗。增加變壓器的容量，能使干擾脈沖的數量和幅度有所減少，而變壓器的容量受電表空間的限制，變壓器又不能太大。

　　2. 在電源變壓器的初級串聯(lián)一個(gè)電源濾波器，比如采用“雙繞組扼流圈”的濾波線(xiàn)路，它對高頻干擾信號阻抗很大，使整個(gè)電子系統與供電網(wǎng)之間得到一定程度的高頻隔離，對于外界空間電磁場(chǎng)的干擾，也起一定的抑制作用。

　　3. 在各相交流電源的進(jìn)線(xiàn)端，并聯(lián)一個(gè)壓敏電阻(MOV)，其電阻隨電壓的增加而減小。在過(guò)壓時(shí)形成一個(gè)低阻的分流器，從而可以防止被保護電路兩端的電壓進(jìn)一步上升;當浪涌電壓過(guò)后，電路電壓恢復到正常工作電壓，壓敏電阻又恢復到高阻狀態(tài)。

　　4. 在為主處理器提供電源之前的三端穩壓器前，并接一個(gè)瞬變電壓抑制二極管(TVS)，對后面的電路起到保護作用。當TVS兩端經(jīng)受瞬間高能量沖擊時(shí)，它能以極高的速度成為低阻抗器件，吸收大電流，從而把它兩端的電壓鉗位在一個(gè)預定的數值上，保護后面的電路元件不因瞬態(tài)高電壓的沖擊而損壞。

　　5. 在變壓器一次側采取磁珠和電容組成的丌型濾波方法，對高頻干擾起作用，但對幾百赫茲以?xún)鹊牡皖l干擾作用卻很小。綜上所述，設計人員應根據具體的工作環(huán)境，選擇不同的抗干擾措施。

　　(2)電源檢測及看門(mén)狗電路

　　分析及實(shí)踐表明，對來(lái)自電網(wǎng)的干擾不僅要采取硬堵的辦法，還要采取容錯措施。使用電源檢測及看門(mén)狗電路的目的，就是當電源電壓出現干擾脈沖或單片機受干擾程序運行異常時(shí)，產(chǎn)生一復位信號使單片機復位?？撮T(mén)狗電路實(shí)質(zhì)上是一個(gè)單穩電路。當程序運行正常時(shí)，單片機定時(shí)給單穩電路輸入觸發(fā)信號，使單片機輸出保持暫穩態(tài)：當干擾異常時(shí)，單片機不能給觸發(fā)信號，單穩輸出回到穩態(tài)引起單片機硬件夏位：看門(mén)狗不僅對來(lái)自電網(wǎng)方面的干擾起作用，而且對來(lái)自空間等其他方面的干擾也起作用。然而如果沒(méi)有電源檢測電路，只有看門(mén)狗電路，在電網(wǎng)干擾下，即使不帶電感性負載，當電源快速合閘時(shí)，也有可能導致死機。實(shí)踐證明，采用電源檢測及看門(mén)狗電路之后，死機觀(guān)象得到了有效地克服。

　　(3)串行E2PROM的選擇

　　因為電表數據存儲的可靠性至關(guān)重要，為了保證在掉電時(shí)以及在因干擾導致單片機復位時(shí)，智能電表中的主要數據和參數不丟夫，存儲器的選擇上要有所考慮。使用并行存儲器.雖然有速度快的特點(diǎn)，但讀寫(xiě)信號容易受到干擾從而造成錯誤。而采用串行E2PROM存儲器時(shí)，其讀寫(xiě)時(shí)序相當嚴格，受到干擾出錯的幾率就小得多。

　　(4)布線(xiàn)布局上的抗干擾設計

　　在用電負荷很小時(shí)，220V的電壓與幾個(gè)μV的小信號會(huì )共集于一塊電路板上，如果電源布局不當，有用信號會(huì )被噪聲所淹沒(méi)，以多用戶(hù)電表為例，在布線(xiàn)布局上的抗干擾措施有：

　　1. 電源與控制分兩塊板。在多用戶(hù)智能電表中分三部分：電源板，主機控制板和電能采集傳感器板。電源板包括變壓器、整流、濾波、穩壓等?？刂瓢灏ㄎ⑻幚砥?、顯示驅動(dòng)、看門(mén)狗電路、串行E2PROM、電能脈沖采集等。電能采集傳感器板包括A、B、C三相上各用戶(hù)的電能采集模塊及其外圍電路。對變壓器的設計要求其漏磁要小，一般其空載電流不大于10mA，若仍不能滿(mǎn)足要求，可變換變壓器位置改變磁場(chǎng)方向，減小漏磁對小信號的影響。

　　2. 印刷電路板應有良好的絕緣性，絕緣電阻大于1011ΩV。在電路設計中，必須嚴格保證強電與弱電的隔離，除了電路有直接連接外，100V以上的強電印刷布線(xiàn)與弱電印刷布線(xiàn)距離應大于4—5mm。數字地與模擬地應通過(guò)一點(diǎn)方式連接來(lái)提高抗干擾性能。

　　3. 在每個(gè)印刷電路扳入口處的電源線(xiàn)與地線(xiàn)之間并接退耦電容。并接的電容應為一個(gè)大容量的電解電容(10～100μF)和一個(gè)0.01～0.1μF的非電解電窖，電路板上的大中規模IC要并接一個(gè)0.0lμF一0.1μF高頻電容，以減小IC對電源的影響。注意高頻電容的布線(xiàn)，連線(xiàn)應靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會(huì )影響濾波效果。

　　4. 印刷線(xiàn)走線(xiàn)要科學(xué)，高壓走線(xiàn)盡量短，盡量遠離小信號走線(xiàn)。對于電能采集傳感器板的印刷板布線(xiàn)要求一面走線(xiàn).另一面銅鉑既作電磁屏蔽用、又作地線(xiàn)用，以減少干擾信號。除了要根據電流大小，盡量加大導線(xiàn)寬度外，采取使電源線(xiàn)、地線(xiàn)走向與數據信息傳送方向一致，將有助于增強抗噪聲的能力。布線(xiàn)時(shí)避免小于90度折線(xiàn)，減少高頻噪聲發(fā)射。不要在印制板上留下空白銅箔層，因為它們可以充當發(fā)射天線(xiàn)或接收天線(xiàn)，因此可將它們接地以減小電磁干擾。

　　5. 在線(xiàn)路無(wú)法排列或只有繞大圈才能走通的情況下，干脆用絕緣“飛線(xiàn)”連接，而不用印刷線(xiàn)，或采用雙面印刷“飛線(xiàn)”或阻容元件直接跨接。

　　6. 對印刷板上容易受干擾的信號線(xiàn)，不能與產(chǎn)生干擾或傳遞干擾的線(xiàn)路長(cháng)距離平行鋪設。必要時(shí)可在它們之間設置一根地線(xiàn)，以實(shí)現屏蔽。

　　當然，這些布線(xiàn)與布局的抗干擾設計一般不能由自動(dòng)布線(xiàn)軟件來(lái)實(shí)現，必須有設計者親自參與并設計有關(guān)電路。

　　三、軟件抗干擾設計

　　在提高硬件系統抗干擾能力的同時(shí)，軟件抗干擾以其設計靈活、節省硬件資源、可靠性好越來(lái)越受到重視。因此，除了采取硬件抗干擾方法外，還要采取如下軟件抗干擾措施。

　　(1)指令冗余技術(shù)

　　當指針受到干擾出現程序跑飛時(shí)，可能會(huì )出現將操作數數值改變及將操作數誤當作操作碼的情況。當“跑飛”到某雙字節或三字節指令的操作數上時(shí)，會(huì )將操作數當作操作碼，程序將出錯，因此可在雙字節和三字節指令之后插入兩個(gè)或三個(gè)單字節NOP指令，這可保證其后的指令不被拆散。對程序流向起決定作用的指令(如浸水使柔軟、RETI、ACALL、LCALL、LJMP、JZ、JNZ、JC、.INC等)和對系統工作狀態(tài)起重要作用的指令(如SETB、EA等)之前插入兩條NOP指令，可保證跑飛程序迅速納入軌道;或者在其后面重復寫(xiě)上這些指令，以確保這些指令的正確運行。

　　(2)軟件陷阱

　　當微處理器受到各種干擾時(shí)，若PC指針跳到非程序區，可能會(huì )陷入某種循環(huán)不能跳出。如果循環(huán)中無(wú)清WDT指令，在給定看門(mén)狗定時(shí)器條件下，經(jīng)過(guò)一定時(shí)間 WDT起作用，將PC指針復位，工作恢復正常。如果循環(huán)中包含了清WDT的指令，則產(chǎn)生死機。對于后者可在非程序區放置軟件陷阱加以解決。

　　軟件陷阱有三條指令組成：

　　* LJMP EER

　　安排軟件陷阱的位置有：

　　1. 未使用的中斷區。如果設計的智能電表未使用全部的中斷向量區，則可在剩余的中斷區安排軟件陷阱，以便能捕捉到錯誤的中斷。

　　2. 未使用的大片EPROM空間。對于單片機未編程的空間，其初始值為OFFH。OFFH對51指令來(lái)說(shuō)，相當于單字節指令MOV R7，A。當程序跑飛入該區后，不僅無(wú)法迅速入軌，而且破壞R7的內容。因此在該區每隔一段地址設一個(gè)陷阱，就一定能捕捉到跑飛的程序。

　　3. 在表格的最后安排陷阱。注意表格中不應被放入。

　　4. 在程序區。前面曾指出，跑飛的程序在用戶(hù)程序內部跳轉時(shí)可用指令冗余加以解決，也可以設置一些軟件陷阱，能更有效地抑制程序跑飛?？梢詫⑾葳逯噶罘胖迷诟髂K之間的空余單元里。在正常運行中不執行這些陷阱指令，一旦程序跑飛落入這些陷阱區，馬上將亂飛的程序拉入正確軌道。由于軟件陷阱都安排在正常程序執行不到的地方，故不會(huì )影響程序的執行效率。所以在EPROM容量允許的條件下，這種陷阱多一點(diǎn)為好。

　　(3)“看門(mén)狗”措施

　　如果跑飛的程序落入一個(gè)臨時(shí)構成的死循環(huán)中時(shí)，冗余指令和軟件陷阱都將無(wú)能為力，這時(shí)可以采用復位的方法使系統恢復正常。“看門(mén)狗”電路的功能就是對 CPU進(jìn)行實(shí)時(shí)檢測，當CPU落入死循環(huán)之后，能及時(shí)發(fā)現并使整個(gè)系統復位。在軟件編程中，設置約1秒訪(fǎng)問(wèn)一次看門(mén)狗芯片，當程序跑飛或大于1.4秒(設置的超時(shí)時(shí)間)沒(méi)有訪(fǎng)問(wèn)看門(mén)狗芯片，X5045將輸出復位脈沖，直至程序正常運行。

　　(4)保證EEPROM數據寫(xiě)入的可靠性措施

　　需要注意的是，看門(mén)狗如果起作用說(shuō)明程序計數器內容被破壞，因此其它寄存器或片內公羊的內容也有被破壞的可能，會(huì )導致把錯誤的數據寫(xiě)入EEPROM。在電表工作中，每產(chǎn)電量改變0.1度寫(xiě)入一次EEPROM，如果出現將錯誤的數據寫(xiě)入EEPROM，這是不允許的。采取以下措施可很好的解決此問(wèn)題：

　　1. 正常寫(xiě)入EEPROM之前，要進(jìn)行一系列操作，可將其分成幾部分。每一部分設置一寫(xiě)入口令。只有程序正常一步一步運行，口令才會(huì )逐一被賦予正確的值，到最后寫(xiě)入時(shí)再判斷所有的口令是否正確。若正確，寫(xiě)入，否則退出。寫(xiě)入完成，口令清除。

　　2. 數據雙備份。當由于干擾使微處理器中的寄存器數據改變時(shí)，鑒于三組數據在同一值出錯的概率較小，故在寫(xiě)入之前，將三組數據比較，若相等則寫(xiě)入，若不相等則將相等的兩組數據寫(xiě)入。

　　3. 寫(xiě)入之前對數據的合法性進(jìn)行判別，即對電量或參數的數據格式進(jìn)行判別。有了這樣的限制，可進(jìn)一步提高可靠性。

　　4. 定時(shí)設置I/0口狀態(tài);微處理器受到干擾，I/0口狀態(tài)可能改變，比如電脈沖輸入口若改變?yōu)檩敵鰬B(tài)，會(huì )造成用戶(hù)用了電但微處理器卻檢測不到的可能。所以周期性地重復定義I/0口的輸入/輸出狀態(tài)對于干擾環(huán)境下運行的電表是有好處的。

　　(5)串行通信數據的冗余校驗

　　在抄表通信過(guò)程中，由于信道上各種因素的影響，所傳輸的信號受一定程度的干擾，PC機、集中器、電表間的性能參數不完全一致，在串行通信中僅靠奇偶校驗是不夠的。而采用國際上較為流行的傳輸碼校驗方法——循環(huán)冗余碼校驗(CRC)，可收到了很好的效果。CRC是一種多用于同步通訊方式中的差錯檢出方式，在該方式中，將所傳數據系列看成高次多項式G(x)，將此多項式用預先規定的生成多項式P(x)去除，再將其余數碼BCC附加在所傳數據的尾部一并傳送：在接收方，用同樣的生成多項式去除，若除得結果為零，則可判斷所接收到的數據是正確的。在發(fā)送端的一方，即電表先將發(fā)送數據轉換，連同原數據一同發(fā)給集中器，集中器不做校驗，直接發(fā)給PC機，在接收端，PC機用高級語(yǔ)言實(shí)行CRC算法解碼;以確定數據的真偽。經(jīng)實(shí)驗證明，冗余校驗使誤碼率大為降低，確保了數據傳輸的可靠性。

　　另外在軟件的編制過(guò)程中應注意在執行各功能子模塊之前，可先進(jìn)行功能標志冗余判斷，以增強其程序運行可靠性。

　　四、結束語(yǔ)

　　在電表設計中，為了少走彎路和節省時(shí)間，應充分考慮抗干擾性能的要求，避免在設計完成后再去進(jìn)行抗干擾的補救措施。因此電表設計開(kāi)發(fā)者應從抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能等方面采取各種措施來(lái)提高系統性能。在抗干擾設計中，軟件抗干擾是被動(dòng)措施，而硬件抗干擾是主動(dòng)措施，只要認真分析系統所處環(huán)境的干擾來(lái)源以及傳播途徑，采用兩者相結合的方法，就能保證系統長(cháng)期穩定可靠地運行。