經(jīng)典案例分享：告訴你低成本、低功耗的同步解調器設計沒(méi)那么難

　　LVDT設計示例

　　圖4顯示的是一個(gè)同步解調電路，該電路可從線(xiàn)性可變位移變壓器(LVDT，一種特殊的繞線(xiàn)變壓器，具有活動(dòng)內核，貼在待測位置)提取位置信息。激勵信號施加于初級端。次級端電壓隨內核位置成比例變化。

　　LVDT的類(lèi)型有很多，此外提取位置信息的方法也各不相同。該電路采用4線(xiàn)模式LVDT.將兩個(gè)LVDT的次級輸出相連使其電壓相反，從而執行減法。當LVDT內核位于零點(diǎn)位置時(shí)，次級端上的電壓相等，繞組上的電壓差為零。隨著(zhù)內核從零點(diǎn)位置開(kāi)始移動(dòng)，次級繞組上的電壓差也隨之增加。LVDT輸出電壓符號根據方向而改變。本例選擇的LVDT測量±2.5 mm滿(mǎn)量程內核位移。電壓傳遞函數為0.25，意味著(zhù)當內核偏離中心2.5 mm時(shí)，施加于初級端的每伏特電壓的差分輸出等于250 mV.

　　圖4.簡(jiǎn)化LVDT位置檢測電路

　　集成式同步解調器

　　ADA2200集成式同步解調器采用獨特的電荷共享技術(shù)來(lái)執行模擬域內的分立式時(shí)間信號處理。該器件的信號路徑由輸入緩沖器、FIR抽取濾波器(進(jìn)行抗混疊濾波)、可編程IIR濾波器、相敏檢波器以及差分輸出緩沖器組成。其時(shí)鐘生成功能可將激勵信號與系統時(shí)鐘同步。通過(guò)SPI兼容接口可配置可編程特性。

　　圖5. ADA2200同步解調器

　　24位Σ-Δ型ADC AD7192生成的4.92 MHz時(shí)鐘用作主機時(shí)鐘。ADA2200生成濾波器和PSD時(shí)鐘所需的一切內部信號，此外還在RCLK引腳上生成激勵信號。該器件將主機時(shí)鐘進(jìn)行1024分頻，以便生成4.8 kHz信號，控制CMOS開(kāi)關(guān)。CMOS開(kāi)關(guān)將低噪聲3.3 V源轉換為L(cháng)VDT的方波激勵信號。用于激勵源的3.3 V電源還用作ADC基準電壓源，因此電壓源中的一切漂移都不會(huì )降低測量精度。在滿(mǎn)量程位移處，LVDT輸出1.6 V峰峰值輸出電壓。

　　抗混疊濾波

　　LVDT輸出和ADA2200輸入之間的RC網(wǎng)絡(luò )為L(cháng)VDT輸出信號提供低通濾波，同時(shí)產(chǎn)生使解調器輸出信號最大所需的相對相移。如前所述，圖2b顯示了最大PSD輸出發(fā)生在相對相移為0°或180°處。ADA2200具有90°相位控制，因而還可以使用±90°相對相位失調。

　　解調頻率奇數倍的信號能量將出現在輸出濾波器的通帶內。FIR抽取濾波器實(shí)現抗混疊濾波，能為這些頻率提供至少50 dB衰減。

　　如有需要，IIR濾波器可提供額外的濾波或增益。由于IIR濾波器在相敏檢波器前面，其相位響應將會(huì )影響PSD信號輸出帶寬。設計濾波器響應時(shí)，必須考慮這一點(diǎn)。

　　輸出濾波器

　　應選擇輸出濾波器的通帶，使其匹配待測參數的帶寬，但限制系統的寬帶噪聲。輸出低通濾波器必須還要能夠抑制PSD偶數倍產(chǎn)生的輸出雜散。

　　該電路使用Σ-Δ型ADC AD7192內置的LPF.它可以通過(guò)編程實(shí)現sinc3或sinc4響應，并且傳遞函數在輸出數據速率的倍數處為零。

　　將ADC的輸出數據速率設為解調頻率可以抑制PSD輸出雜散。ADC的可編程輸出數據速率用作可選帶寬輸出濾波器?？捎玫妮敵鰯祿俾?fDATA)為4.8 kHz/n，其中1≤n≤1023.因此，ADC對每個(gè)輸出數據數值的n個(gè)解調時(shí)鐘周期內求解調器輸出的平均值。由于主機時(shí)鐘和ADC時(shí)鐘同步，ADC輸出濾波器傳遞函數的零點(diǎn)將直接落在調制頻率的每一個(gè)諧波上，并且抑制任意n值的所有輸出雜散。

　　圖6顯示了歸一化為ADC輸出數據速率的sinc3傳輸函數。

　　可編程輸出數據速率具有噪聲和帶寬/建立時(shí)間之間的直觀(guān)權衡取舍關(guān)系。輸出濾波器噪聲帶寬為0.3×fDATA、3 dB頻率為0.272×fDATA，建立時(shí)間為3/fDATA.

　　在最高4.8 kHz輸出數據速率下，ADC數字濾波器具有1.3 kHz左右的3 dB帶寬。在不超過(guò)此頻率的范圍內，解調器和ADC之間的RC濾波器相對平坦，最大程度降低了ADC的帶寬要求。在最大數據速率較低的系統中，RC濾波器轉折頻率可以按比例降低。

　　噪聲性能

　　該電路的輸出噪聲是ADC輸出數據速率的函數。表1顯示數字化數據相對于A(yíng)DC采樣速率的有效位數，假設滿(mǎn)量程輸出電壓為2.5 V.噪聲性能與LVDT內核位置無(wú)關(guān)。

　　表1.噪聲性能與帶寬的關(guān)系

　　如果ADA2200輸出噪聲與頻率無(wú)關(guān)，則預計有效位數將在輸出數據速率每4×下降時(shí)增加一位。ENOB在較低輸出數據速率下不會(huì )上升太多，這是由于A(yíng)DA2200輸出驅動(dòng)器的1/f噪聲所導致的;該噪聲在較低的輸出數據速率下成為噪底的主要成分。

　　線(xiàn)性度

　　首先在±2.0 mm內核位移處執行一次兩點(diǎn)校準即可測量線(xiàn)性度結果。由這些測量結果可確定斜率和失調，從而實(shí)現最佳直線(xiàn)擬合。然后，在±2.5 mm滿(mǎn)量程范圍內測量?jì)群宋灰?。從直線(xiàn)數據中減去測量數據即可確定線(xiàn)性度誤差。

　　圖7.位置線(xiàn)性度誤差與LVDT內核位移的關(guān)系