<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設計應用 > 探索ARM Cortex-M7核心:為明日物聯(lián)網(wǎng)預做準備

探索ARM Cortex-M7核心:為明日物聯(lián)網(wǎng)預做準備

作者:Joseph Yiu Donnie Garcia 時(shí)間:2015-08-06 來(lái)源:電子產(chǎn)品世界 收藏
編者按:本技術(shù)白皮書(shū)將詳細闡述Cortex-M7處理器,探討在設計核心時(shí)面臨的架構考量、以及關(guān)于配置選項的信息,同時(shí)也說(shuō)明它在IoT應用中的重要性。此信息適用于希望對處理器本身有更深一步了解的人士、或有興趣從事嵌入式系統設計和軟件開(kāi)發(fā)的專(zhuān)業(yè)人士。

摘要:本技術(shù)白皮書(shū)將詳細闡述處理器,探討在設計核心時(shí)面臨的架構考量、以及關(guān)于配置選項的信息,同時(shí)也說(shuō)明它在IoT應用中的重要性。此信息適用于希望對處理器本身有更深一步了解的人士、或有興趣從事嵌入式系統設計和軟件開(kāi)發(fā)的專(zhuān)業(yè)人士。

本文引用地址:http://dyxdggzs.com/article/277715.htm

處理器

  Cortex-M 處理器系列的最新成員是。這款新的核心具備可用于支持新型嵌入式技術(shù)需求的功能,它設計用于需要較高處理性能、實(shí)時(shí)響應能力和能效的應用??傮w而言,Cortex-M7 處理器包含下列關(guān)鍵特性:

  ● 高性能、雙指令簽發(fā) 6 級流水線(xiàn),每個(gè)時(shí)鐘周期最多可執行兩個(gè)指令;

  ● 64 位AXI 系統總線(xiàn)接口;

  ● 可選指令緩存(4 到 64KB)及數據緩存(4 到 64KB),每種緩存內存均有可選的 ECC(錯誤校正碼)支持;

  ● 可選 64 位指令緊密耦合內存(ITCM)及可選雙 32 位數據 TCM(D{0,1}TCM),每個(gè)TCM內存陣列均支持客戶(hù)ECC實(shí)現;

  ● 可選的低延遲 AHB 外設總線(xiàn)接口,允許在實(shí)時(shí)應用程序中對外設進(jìn)行確定性的快速訪(fǎng)問(wèn)。

Cortex-M7 處理器配置選項

  Cortex-M7 處理器的微架構與 Cortex-M 處理器系列中的其他核心不同。Cortex-M7的微架構具有6級超標量流水線(xiàn)實(shí)現,通過(guò)改善架構性能(減少每個(gè)指令周期數)和提升運行頻率,大幅改善系統性能。為支持超標量設計更高的指令和數據帶寬要求,其關(guān)鍵內存接口設計為64位寬度。AXI 系統總線(xiàn)和單周期 ITCM 接口均為64位,雙32位 D-TCM 接口可以在一個(gè)周期內處理兩個(gè)32位傳輸或一個(gè)64位數據傳輸。表1總結了Cortex-M7處理器微架構中的總線(xiàn),強調了新接口與前代 Cortex-M 系列設備的對比。

  在支持許多IoT應用所需的內存擴展性時(shí),AXI主控器接口可發(fā)揮重要的功能。由于新的使用模型建立于持續收集和分析的數據基礎上,因此能夠利用外部?jì)却鎭?lái)增加功能性顯得至關(guān)重要。除了AXI主機接口外,TCM接口也提供最優(yōu)的單周期接口,用于執行控制所需的實(shí)時(shí)運算。若要支持超過(guò)5 CoreMarks/MHz的處理器性能級別,高性能內存和總線(xiàn)接口則至關(guān)重要。

  選擇要在SoC中使用哪些總線(xiàn)以及如何加以利用時(shí),需要考慮多個(gè)要素,其中包括:

  ● 哪些外設需要連接Cortex-M7處理器上的AHB外設總線(xiàn),來(lái)實(shí)現低延遲訪(fǎng)問(wèn)能力?

  ● 哪些外設需要由DMA控制器訪(fǎng)問(wèn)?

  ● 需要哪些形式的訪(fǎng)問(wèn)控制和內存保護?

  舉例來(lái)說(shuō),在非常簡(jiǎn)單的設計中,內存系統可以連接至TCM接口,外設可以連接至AHB 外設接口,如圖2所示。這種配置使得SoC不僅能夠利用Cortex-M7核心的可縮放性能,而且仍然能夠應對與成本和尺寸相關(guān)的挑戰。例如,通過(guò)SRAM與TCM接口的連接,可以活動(dòng)支持,實(shí)現需要實(shí)時(shí)性能的控制邊緣節點(diǎn)。

  另一種配置選項是將嵌入式內存和(或)外部?jì)却媾cAXI接口連接,并通過(guò)使用緩存內存來(lái)實(shí)現更高的性能。大多數微控制器應用包含許多小的控制循環(huán),因此固件執行的緩存未命中數非常低。使用基于緩存的設計時(shí),系統在從AXI總線(xiàn)系統執行程序時(shí)的確定性可能較低。不過(guò),可以在與ITCM接口連接的SRAM中,放入異常矢量表和中斷處理程序,從而實(shí)現在執行中斷處理程序時(shí)的確定行為。

  AXI接口和緩存的內存可擴展性、性能以及效率優(yōu)勢是滿(mǎn)足應用需求的關(guān)鍵所在。此類(lèi)配置提供與IoT應用相符的諸多優(yōu)勢,如支持無(wú)線(xiàn)固件更新和利用大型外部?jì)却娴臄祿鎯π枨?。然而,并非所有應用案例都需要每個(gè)選項,所以必須要考量與成本、尺寸和功耗相關(guān)的挑戰。

  內存系統的設計可以提供各種各樣的配置選項。需要考慮多個(gè)方面和因素,其中包括:

  ● 來(lái)自AXI或TCM接口的執行;

  ● 緩存大小(如果使用AXI);

  ● 嵌入式閃存訪(fǎng)問(wèn)加速的方式,以及閃存的帶寬;

  ● 可選ECC支持。

  許多不同因素可以影響到?jīng)Q策,如嵌入式閃存的讀取訪(fǎng)問(wèn)速度,時(shí)鐘速度要求,以及目標應用的典型大小及其程序流行為。


物聯(lián)網(wǎng)相關(guān)文章:物聯(lián)網(wǎng)是什么



上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>