FPGA四大設計要點(diǎn)解析及應用方案集錦

　　FPGA設計要點(diǎn)之二：FSM

　　FSM：有限狀態(tài)機。這個(gè)可以說(shuō)時(shí)邏輯設計的基礎。幾乎稍微大一點(diǎn)的邏輯設計，幾乎都能看得到FSM。FSM分為moore型和merly型，moore型的狀態(tài)遷移和變量無(wú)關(guān)，merly型則有關(guān)。實(shí)際使用中大部分都采用merly型。

　　FSM通常有2種寫(xiě)法：?jiǎn)芜M(jìn)程、雙進(jìn)程。

　　初學(xué)者往往喜歡單進(jìn)程寫(xiě)法，格式如下：

　　always @( posedge clk or posedge rst )

　　begin

　　if ( rst == 1‘b1 )

　　FSM_status <= 。。.。。.;

　　else

　　case ( FSM_status )

　　。。.。。.;

　　endcase

　　end

　　簡(jiǎn)單的說(shuō)，單進(jìn)程FSM就是把所有的同步、異步處理都放入一個(gè)always中。

　　FPGA設計要點(diǎn)之三：latch

　　首先回答一下：

　　1)stateCAD沒(méi)有用過(guò)，不過(guò)我感覺(jué)用這個(gè)東東在構建大的系統的時(shí)候似乎不是很方便。也許用system C或者system Verilog更好一些。

　　2)同步、異步的叫法是我所在公司的習慣叫法，不太對，不過(guò)已經(jīng)習慣了，呵呵。

　　這次講一下latch。latch的危害已經(jīng)說(shuō)過(guò)了，這里不再多說(shuō)，關(guān)鍵講一下如何避免。

　　1)在組合邏輯進(jìn)程中，if語(yǔ)句一定要有else!并且所有的信號都要在if的所有分支中被賦值。

　　always @( * ) begin

　　if ( sig_a == 1‘b1 ) sig_b = sig_c;

　　end

　　這個(gè)是絕對會(huì )產(chǎn)生latch的。

　　正確的應該是

　　always @( * ) begin

　　if ( sig_a == 1’b1 ) sig_b = sig_c;

　　else sig_b = sig_d;

　　end

　　另外需要注意，下面也會(huì )產(chǎn)生latch。也就是說(shuō)在組合邏輯進(jìn)程中不能出現自己賦值給自己或者間接出現自己賦值給自己的情況。

　　always @( * ) begin

　　if ( rst == 1‘b1 ) counter = 32’h00000000;

　　else counter = counter + 1;

　　end

　　但如果是時(shí)序邏輯進(jìn)程，則不存在該問(wèn)題。

　　2)case語(yǔ)句的default一定不能少!

　　原因和if語(yǔ)句相同，這里不再多說(shuō)了。

　　需要提醒的是，在時(shí)序邏輯進(jìn)程中，default語(yǔ)句也一定要加上，這是一個(gè)很好的習慣。

　　3)組合邏輯進(jìn)程敏感變量不能少也不能多。

　　這個(gè)問(wèn)題倒不是太大，verilog2001語(yǔ)法中可以直接用 * 搞定了。順便提一句，latch有弊就一定有利。在FPGA的LE中，總存在一個(gè)latch和一個(gè)D觸發(fā)器，在支持DDR的IOE(IOB)中也存在著(zhù)一個(gè)latch來(lái)實(shí)現DDIO。不過(guò)在我們平時(shí)的設計中，對latch還是要盡可能的敬而遠之。

　　FPGA設計要點(diǎn)之四：邏輯仿真

　　仿真是FPGA設計中必不可少的一步。沒(méi)有仿真，就沒(méi)有一切。仿真是一個(gè)單調而繁瑣的工作，很容易讓人產(chǎn)生放棄或者偷工減料的念頭。這時(shí)一定要挺住!仿真分為單元仿真、集成仿真、系統仿真。

　　單元仿真：針對每一個(gè)最小基本模塊的仿真。單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達式覆蓋率必須達到100%!這三種覆蓋率都可以通過(guò)MODELSIM來(lái)查看，不過(guò)需要在編譯該模塊時(shí)要在Compile option中設置好。

　　集成仿真：將多個(gè)大模塊合在一起進(jìn)行仿真。覆蓋率要求盡量高。

　　系統仿真：將整個(gè)硬件系統合在一起進(jìn)行仿真。此時(shí)整個(gè)仿真平臺包含了邏輯周邊芯片接口的仿真模型，以及BFM、Testbench等。系統仿真需要根據被仿真邏輯的功能、性能需求仔細設計仿真測試例和仿真測試平臺。系統仿真是邏輯設計的一個(gè)大分支，是一門(mén)需要專(zhuān)門(mén)學(xué)習的學(xué)科。